教学课程资源库 更多>>

关键词： 硬件安全   物理不可克隆函数   可靠性   自检测修复   比特配置  

摘要： 物理不可克隆函数（PUF）作为硬件安全原语，为资源受限的物联网设备提供低成本的密钥生成与设备身份认证。然而，PUF电路的可靠性问题已经成为大规模部署的瓶颈。为此，本文提出一种基于自检测修复的比特配置高可靠PUF电路方案。该方案首先研究电桥失衡效应和亚阈值电流特性，利用亚阈值指数级电流特性放大随机工艺偏差，提升输出熵源随机性。其次，构建可配置位单元拓扑结构，结合比特配置策略，在不增加额外硬件开销的情况下，可灵活切换电桥PUF与分压PUF模式。最后，提出一种自检测与修复机制以提升PUF电路的可靠性，并结合掩蔽操作进一步降低误码率（BER）。在TSMC 28 nm工艺下实现64×64位PUF电路设计，全定制版图面积为3 283.3 mm2。实验结果表明，电桥PUF和分压PUF唯一性和自相关性分别为50.03%/50.08%和0.0277/0.0273，且通过NIST800-22随机性测试。此外，在0℃～80℃的温度范围和0.81～0.99V的电压范围内，对29%的不稳定位进行修复或掩蔽处理，最终误码率为1.62E–9。

关键词： 连续血糖监测仪   血糖监测硬件电路   血糖信号处理芯片   芯片测量电路  

摘要： 目的 针对当下实时动态检测连续血糖监测仪的使用要求,设计一款满足血糖信号处理硬件电路,为个性化血糖仪监测软件编译提供硬件支持。方法 根据连续血糖监测仪的功能需求,设计硬件电路方案,包括主控模块、蓝牙模块、外部传感器及电池。此设计使得血糖监测电路集成度更高,功耗更小,实现低电压长时间持续工作。结果 实现连续血糖监测仪电路设计和血糖信号处理主控芯片的应用设计,并给出了详细的电路模块,此设计可满足更低的运行功率。结论 该设计为血糖硬件电路和主控芯片的研发提供了理论支持。

关键词： 氮化硼中子探测器   个人剂量计   电荷灵敏前置放大器   低噪声   低功耗   ASIC  

摘要： 本文设计了一款针对氮化硼中子探测器的个人剂量计的低功耗、低噪声CMOS电子学电路。该电路主要包括低噪声电荷灵敏前置放大器、滤波成形电路、基准电流源及电压甄别电路。氮化硼中子探测器作为第4代宽禁带半导体核辐射探测器，具有较低的室温漏电流，使其适合于常温下工作。该探测器无需额外的中子灵敏转换层可直接将中子信号转化为电荷信号。前端电子学电路将探测器的电荷信号转换为电压信号，经过整形放大后通过电压比较器输出脉冲信号进行计数。为确保低功耗，电路采用SMIC 55 nm CMOS工艺设计与制造，工作电压1.2 V，单通道电流186μA。放大部分采用增益自举结构对输入管噪声进行优化。提出了一种动态可调的反馈电阻结构，通过M1～M8晶体管构成的差分对与电流镜机制，结合低通滤波器抑制漏电流引起的基线漂移，显著提升了电路的稳定性与线性度，同时可有效补偿探测器漏电流。该电路的仿真测试表明零电容等效噪声电荷为3e-，噪声斜率为1.21e-/pF。每通道功耗为0.22 mW，输出转换增益为5 mV/fC，线性度小于1%。

关键词： 地铁车辆   高速断路器   驱动电路   优化方法  

摘要： 本文深入探讨地铁车辆高速断路器驱动电路的优化方法,旨在提升地铁运行的安全性和可靠性。文章从电气、机械和控制逻辑三个方面出发,详细分析当前存在的问题,并提出针对性的优化措施。这些措施包括加强电源管理、定期检查线路连接、选用高质量的电气元件、定期检查触头磨损情况、优化机械结构设计、加强润滑保养、优化控制程序设计、加强控制单元的可靠性测试,以及引入故障诊断与预警系统等。通过实施这些优化方法,可以有效降低故障发生率,保障地铁车辆正常运营。

关键词： AI   高中   物理   个性化学习  

摘要： 随着信息技术的迅猛发展,人工智能(AI)在教育领域的应用日益广泛。高中物理作为基础教育的重要学科,其教学方式的创新与个性化发展尤为关键。本文旨在探讨基于AI辅助的高中物理个性化学习路径设计,并以“电路分析”为例进行深入分析。通过AI技术的引入,期望能够为学生提供更加精准、高效的学习体验,促进其在物理学科上的全面发展。

关键词： OBE理念   数字集成电路设计   教学  

摘要： 文章聚焦基于OBE理念的数字集成电路设计教学,明确反向设计、学生为中心、实践驱动、持续改进四项教学原则。教学策略上,通过联合调研提取产业需求,经德尔菲法等确定能力目标并构建动态靶心;打造逆向工程驱动的三级项目化教学链,搭配动态监控机制;建立含三级指标的三维度闭环评价体系,覆盖不同能力层级评价。整体为该课程教学提供了系统且具操作性的方案。

关键词： 压电喷墨   多层电路   互连孔   垂直互连   电子增材制造  

摘要： 为研究压电喷墨技术在多层电路垂直互连工艺中的应用，本文提出了垂直互连孔增减材复合成形工艺。该工艺分别使用钻削制孔与激光制孔两种技术制作互连电路的盲孔，并引入压电喷墨技术进行互连孔的精准填充，成功实现了双层及四层互连电路的制造。实验结果表明：激光制孔方式形成的互连孔孔壁呈现倾斜状态，填充的纳米银油墨在固化后呈现锥形分布，充填后孔内出现充填空洞；采用钻削制孔方式制作的互连孔孔壁垂直度良好，填充的纳米银油墨在固化后与各层电路形成了紧密且均匀的连接，填孔材料分布无空洞、气孔等缺陷；实验所制备的互连样件均成功实现了底层线路与上层线路的电气互连导通，双层和四层样件单线电阻均值小于1.6Ω。本研究证实，结合钻削制孔、激光制孔与压电喷墨技术的垂直互连孔增减材复合成形工艺，为多层电路之间的垂直互连提供了一种可行的解决方案。

关键词： 三电平   双Boost PFC   共模   共磁芯集成电感  

摘要： 传统三电平双Boost PFC电路存在共模噪声严重和等效电感值降低导致输入电流纹波增大的问题，制约了功率密度和效率的提升。针对此，本文提出一种基于共磁芯集成电感的新型三电平双Boost PFC电路，在不增加元器件基础上，通过旁路高频噪声源的思路有效抑制共模噪声干扰。首先，通过理论分析揭示传统拓扑中共模噪声的产生机理及输入电流纹波特性，阐明等效电感值减小的根本原因；其次，提出通过重构电路连接方式并引入共磁芯集成电感，在减少电感数量的同时提高磁芯利用率，从而通过拓扑改造实现共模噪声抑制。理论计算表明，所提拓扑的等效电感值比传统结构提升了33%，并通过高频共模噪声路径的短路效应有效抑制共模噪声。最后，通过搭建两种拓扑的1kW实验样机进行对比验证。结果表明，新拓扑无需附加器件即可将输入电流纹波减小25%，共模噪声幅值降低了24dBμV，验证了所提方案的有效性。

摘要： 三维集成电路(3D IC)凭借高集成度、短互连距离等优势,成为突破传统平面集成电路物理限制的关键技术,而硅穿孔(TSV)作为3D IC 垂直互连的核心组件,其信号完整性直接决定了电路性能与可靠性。本文系统梳理了 TSV 互连信号完整性的主要影响因素,包括寄生参数、串扰、插入损耗及电源完整性等;详细阐述了时域分析、频域分析和全波电磁仿真等常用分析方法;总结了尺寸优化、布局调整、屏蔽结构设计及新材料应用等优化策略。 后,结合 3D IC 技术发展趋势,指出了 TSV 信号完整性研究面临的挑战及未来方向,为高性能3D IC 设计提供理论参考。 随着摩尔定律逐渐放缓,传统平面集成电路在集成度、功耗和延迟方面的提升遭遇瓶颈。三维集成电路(3D IC)通过将多层芯片垂直堆叠并利用硅穿孔(TSV)实现层间互连,显著缩短了信号传输路径,降低了互连延迟和功耗,同时提高了系统集成度,在人工智能、5G 通信、高性能计算等领域展现出巨大应用潜力。TSV 作为 3D IC 层间信号、电源和接地的核心传输通道,其结构特性直接影响信号传输质量。然而,随着芯片工作频率提升(进入 GHz 乃至更高频段)和 TSV密度增加,寄生效应、串扰、损耗等问题日益突出,导致信号畸变、误码率上升,严重制约 3D IC 的性能发挥。因此,深入分析 TSV 互连的信号完整性问题,探索有效的分析方法与优化策略,成为 3D IC 技术实用化的关键课题。

关键词： 零电压切换   临界导通模型   有源钳位   正激变换器  

摘要： 零电压切换（ZVS）有助于提高正激变换器的工作效率，但功率管非线性的寄生电容和变化的负载电流使得ZVS难以实现。文章基于临界导通模型（CRM）提出了一种新的电路设计方案：负高压过零采样电路逐周期采样功率管体二极管的正向压降，集成在控制芯片内的自修调电路自动调节死区/交叠时间，实现有源钳位正激变换器的ZVS。基于0.18 μm BCD工艺的仿真结果表明：所设计的ZVS电路能够自适应有源钳位正激变换器1～30 A的负载电流。本设计可广泛用于其他拓扑结构的DC-DC变换器。