教学课程资源库 更多>>

关键词： 废电路板   剥金   二氧化氯   过硫酸铵  

摘要： 随着全球资源日益紧缺和环境保护意识的增强,电子废弃物中金属的回收,特别是贵金属金的提取,已成为当前研究的热点。目前,针对废电路板中金的提取,主流方法包括氰化法和王水提取法。然而,这两种方法均存在严重的环境污染风险。与此同时,一些新兴的金提取技术,如硫脲法、硫代硫酸盐法和卤化法等,虽然具有潜在的环境友好性和高效性,但由于技术成熟度不足、成本较高等因素目前尚未在实际生产中得到广泛应用。鉴于此,本研究首先分别选用二氧化氯和过硫酸铵-双氧水作为氧化剂,实现了废电路板表面镀金层的剥离,使金以金属单质形式回收。然后通过超声波强化进一步优化了过硫酸铵-双氧水体系剥金工艺参数,提出了一条高效绿色环保的剥金工艺路线,最后对该工艺的经济可行性进行了分析,以期为废电路板中金的回收提供新的思路和策略。本研究的主要研究内容和结论如下: （1）考察了二氧化氯体系和过硫酸铵-双氧水体系下不同温度、不同反应时间、不同浓度/质量比和不同双氧水添加量分别对剥金率的影响。使用ICP-OES测定剥金率、镍溶解率,综合运用XRD、SEM、EDS等表征手段对废电路板的物相组成、表面形貌、元素分布进行了分析。结果表明,过硫酸铵-双氧水体系相较于二氧化氯体系具有更好的剥金效果。利用响应面分析法建立了过硫酸铵-双氧水体系剥金的二阶非线性模型,对工艺参数进行了优化。确定最佳反应条件为过硫酸铵与电路板质量比5:1、反应温度57℃、反应时间116 min、双氧水添加量20 wt.%,此时剥金率为98.64%,金纯度为94.36%。 （2）利用超声波作为外场强化手段优化了过硫酸铵-双氧水体系剥金工艺参数条件。考察了不同超声频率、不同反应温度、不同过硫酸铵和电路板质量比对过硫酸铵-双氧水体系剥金率的影响。结果表明,超声波频率45 k Hz、反应温度50℃、反应时间90 min、过硫酸铵与电路板质量比3:1、双氧水添加量21 wt.%为最佳条件,此时的剥金率为96.94%。此外使用去离子水、硫酸铜溶液、饱和硫酸铜溶液三种液体作为溶剂验证了该体系废液循环的可行性。 （3）剥金过程的动力学分析结果表明,金的剥离过程符合扩散化学反应控制的缩核模型,表观反应活化能Ea为11.3 k J/mol。对金剥离过程的经济效益分析表明,处理1kg废电路板的总成本为141.8元,总收益为1879.91元。且通过对比其他非氰化回收方法,过硫酸铵-双氧水体系剥金的试剂成本小于其他非氰化方法。

关键词： 轨到轨   运算放大器   全差分   低噪声  

摘要： 便携式音频设备作为便携式电子设备之一,通常用于播放音乐、收听广播、进行语音通话等。运算放大器是音频放大电路中的关键模块之一。随着半导体技术与电池技术的不断发展,电源电压不断减小,功耗不断降低,导致运算放大器动态范围受限,运算放大器信噪比降低。为了保证运算放大器足够的信噪比,需要对传统电路结构进行改进,使其动态范围达到电源电压至地电压。因此对低功耗轨到轨运算放大器的研究具有重要意义。 本文首先介绍了运算放大器相关基础理论,并分析了全差分输入输出方式相比与双端输入、单端输出方式的优势以及恒跨导轨到轨运算放大器输入级输出级原理。在此基础上针对硅基麦克风接口电路设计了一款恒跨导轨到轨运算放大器,运算放大器采用全差分输入、输出方式,有效提高放大器抗干扰能力。其偏置电路采用了带隙基准电路提供偏置电压;输入级采用电平位移技术与两路复用技术实现输入级恒跨导;输出级采用改进型反馈式AB类输出级,可在低电源电压条件下工作,其输出管静态电流与电源电压和工艺无关,仅与参考电流相关。 基于上华0.18μm CMOS工艺库模型用Spectre软件完成放大器的具体设计和性能仿真。仿真结果表明:放大器输入级跨导变化率为4.21%,开环直流增益为83d B,带宽为10.47MHz,相位裕度为63.87°,2k Hz等效输入噪声电压密度为9.83n V/sqrt(Hz),静态电流为158.8μA,转换速率为3.85V/μs,共模抑制比为120.3d B,电源抑制比为94.6d B。仿真结果基本满足预期目标。在确定器件尺寸后,对版图设计流程和规则作简要分析,讨论了关键器件的版图设计,最后完成运算放大器整体版图设计,版图面积为387μm×565μm,顺利通过DRC与LVS验证。

关键词： SoC   存储器内建自测试   March算法   聚类  

摘要： 嵌入式存储器是片上系统(System on Chip,SoC)等大规模集成电路中极其重要的电路模块,为了测试这些高度集成的存储器,通常会采用存储器内建自测试(MemoryBuilt-In-Self-Test,MBIST)技术。然而,SoC中往往包含多种类型的存储块,每种存储块的故障类型和检测算法需求都有所不同。因此,设计一个能适应多种存储器测试需求且面积开销小的MBIST电路架构尤为重要。 针对SoC系统中的多存储器测试,本文在对March算法分析的基础上,设计了一种基于指令配置的MBIST架构。在该架构中,控制器向测试接口电路端发送配置指令,接口测试电路根据配置生成测试激励,从而将具体的测试算法与实现激励生成的电路解耦。并设计了专门的通讯电路,用于控制器与测试端的同步,保证多存储器测试的有序进行。为了完成多存储器的分组测试,本文对均值漂移算法进行了改进,并基于改进的算法设计了一套对大规模存储器进行分组的策略,能在多种约束条件下基于存储器物理分布进行分组。所设计的分组策略在一款SoC中有效完成了存储器分组工作,说明了所改进算法与所设计分组策略的有效性。此外,为进一步降低面积开销,本文对传统串并转换器(Parallel-In-Serial-Out,PISO)进行了改进,引入扫描寄存器设计了一种长度可配置的序列生成器,可以在低资源占用下产生多种模式的测试序列。同时通过复用测试数据寄存器,本文改进设计了一种可重构FIFO结构,从而实现所设计MBIST与测试网络结构的部分融合。 最后,本文采用TSMC 12 nm CMOS工艺对所设计的MBIST进行了流片验证。并在自动测试机台上完成了对200个样片的测试工作,测试结果显示,本设计的运行频率可达1 GHz,与业界主流MBIST工具Tessent MIST相比,能支持其算法库中87.5%的算法,在所设计MBIST电路实现中面积消耗减少了24.3%。

关键词： 印刷电路板   计算机视觉   注意力机制   深度学习  

摘要： 计算机视觉在电气领域的检测工作为电气工程相关工作提供了重要支持,极大提高了工作效率。印刷电路板是电子元件之间电气连接的主要载体。在制造印刷电路板的过程当中,产品极易出现多种类型的缺陷,这极大地降低了产品的整体质量。传统缺陷检测方法存在的精度低、速度缓慢、环境要求高、设备昂贵等一系列问题,同时传统检测方法没有很好地应用于实践。为了解决上述问题,专门针对最终的印刷电路板成品和其基础材料之一的金属基板,分别提出了一种基于YOLO-V7的缺陷检测算法和检测系统。主要研究内容如下: (1)针对印刷电路板产品中的缺陷改进YOLO-V7模型:首先,加入了专门用于小目标检测的锚框,同时增加了一个小目标检测头,从而提升了模型在检测小目标缺陷方面的准确性;其次,在骨干网络中增加了改进激活函数的GAM注意力机制,使注意力机制能提取更多特征信息,提高模型提取特征能力;最后,使用SIoU边界框损失函数替换原有的边界框损失函数,重新定义了惩罚指标,优化训练结果,使检测结果更贴合实际。改进后的模型在北京大学印刷电路板公开数据集上m AP为97.5%。 (2)针对金属基板中的缺陷改进YOLO-V7模型:首先,改进了YOLO-V7模型中的特征融合方式,使用BiFPN融合方式加强原有的FPN融合方式,提高模型提取、融合特征的能力;其次,在骨干网络底部加入ECA注意力机制,使注意力机制能提取更多特征信息;最后,使用MPDIoU损失函数替换原有的边界框损失函数,重新定义了惩罚指标,优化训练结果,使检测结果更贴合实际。改进后的模型在东北大学钢材公开数据集上mAP为82%。 (3)提出基于PyQt5的缺陷检测及可视化系统,用户可以通过输入账号、密码登录该系统,然后通过该系统自主选择待检测样本,系统会生成检测结果,检测结果中包含检测框和置信度。该系统能够辅助工作人员对印刷电路板成品及其金属基板进行缺陷检测。

关键词： 信息认知   侧信道攻击   加密算法   电磁泄漏   神经网络  

摘要： 随着第五代(The Fifth Generation,5G)移动通信技术在商业领域的广泛普及,各种数字化智能设备为人们的生产和生活带来了诸多便利的同时,设备的信息安全也愈发成为关键的研究方向和关注点。密码集成电路作为智能设备的核心部件,通过加密对设备数据安全提供保护。在密码集成电路工作状态产生的电磁泄漏包含与加密相关的有效信息被称为侧信道信息(简称侧信息),侧信息泄漏对于设备的安全性存在重大隐患。密码集成电路电磁信息安全研究已经成为信息安全领域重要的研究内容。目前,密码集成电路电磁信息安全研究面临的关键问题有泄漏信息检测分析误判风险较高、泄漏信息质量和数量具有局限性、电磁攻击假设模型数量冗杂和模型匹配度低、单一通道泄漏数据信息量受限等。针对上述问题,本文以现场可编程阵列(Field Programmable Gate Array,FPGA)作为密码集成电路研究主体,基于信息认知流程,开展侧信息获取、侧信息与密码算法分析、侧信息利用的高效率优化研究工作,重点突破电磁泄漏信息的数据增强、电磁泄漏信息与密钥模型拟合、同源多通道侧信息融合等关键技术难题。主要研究内容和创新点包括: 第一,本文在侧信息的有效获取与处理阶段进行优化,通过“泄漏检测-数据增强-一致性检验”方案对电磁泄漏数据进行增强,利用相关电磁攻击实验验证增强数据的有效性。在泄漏检测阶段设计了一种基于机器学习与信号自适应层级分解的非特异性泄漏检测方法,针对侧信道泄漏信号的非平稳时变信号特点,对原始泄漏信号中的有效信息进行判断;重点设计了一种基于循环生成对抗网络的电磁泄漏信号数据增强网络(Electromagnetic Enhanced Cycle Generative Adversarial Network,EME-CycleGAN),实现对电磁泄漏攻击实验数据集的有效扩充;增加了一致性检验来保证生成数据与真实数据的一致性。在此基础上通过相关电磁分析方法进行侧信道攻击验证,实验结果显示通过以上数据增强方法,将攻击成功所需数据量减少20%,增强效果优于现有文献的数据增强方法。 第二,提出了基于多元对称子网络并行分析和迁移学习的电磁分析攻击模型,构建了具有对称相关性的密钥分类子模块集合。融合字节块集合差异化网络模型与端到端直接攻击方式,形成了整体对称决策框架,并提出了基于深度迁移学习的密钥分类结构。本结构中包含侧信道信息数据获取,密钥值有效性分析和攻击位置结果判定三个主要部分。设计了有效密钥导向的侧信道分析实验,基于“分而治之”的思想,提出了一种以加密密钥部分比特为目标的攻击方法,减小了密钥枚举范围;基于残差卷积神经网络提取侧信道电磁信号特性,实现侧信道电磁泄漏信号和唯一密钥的端到端准确映射,设计了电磁分析攻击的残差卷积神经网络模型;提出了多元对称子网络并行分析结构,结合迁移学习方法实现网络参数寻优,将模型训练用时缩短了约34%。实验结果显示模型平均准确率可达78.18%,其中最高准确率可达90.63%,相比文献中的攻击模型,本章模型最高准确率提高了 1.67%,平均准确率提高了 0.93%。 第三,本文设计了一种基于多通道侧信息融合的密钥攻击方法,从信息融合的不同阶段出发,设计了数据融合、特征融合和决策融合三种融合策略。首先从侧信息的信源角度分析了 FPGA的多种泄漏形式,设计了同源加密芯片的多通道泄漏信号采集实验,通过多线性主成分分析方法在多线性子空间对数据进行降维和特征提取,提取有效信息的同时避免了数据维度爆炸,实现了多通道数据融合;其次,在特征融合角度设计了一种胶囊和分层多尺度相关融合双流网络结构(Capsule and Hierarchical Multi-Scale Correlation Fusion Dual-Stream Network,C-HMCF-DNet),通过模型双流结构中的胶囊网络和卷积神经网络提取数据中的不同尺度特征,提高时域电磁泄漏信号对密钥的攻击准确率;最后,在决策融合角度设计了时频信号双网络模型的决策层融合方法,将两个独立网络分别用于对电磁泄漏的时域信号和频域信号进行训练,通过决策层设置权重机制对双网络的判别结果进行决策判定。通过与现有参考模型的攻击准确率对比,本方法准确率提升约11.5%。

关键词： 压电俘能   风致振动   驰振   分布参数模型   能量收集电路  

摘要： 随着无线传感网络和微机电系统的飞速发展,微型电子设备在军事、医疗、通信和芯片植入等领域的应用日益广泛。然而,为偏远地区的电子设备提供稳定可靠的供电仍然是一个巨大挑战。传统的电缆供电方式成本高昂,而传统电池容量有限、更换不便且可能对环境造成污染。因此,研究者们越来越关注选择一种可循环利用且对环境无害的供能方式。风能作为自然环境中广泛存在的可再生清洁能源,利用风能为微机电设备进行供电具有巨大的应用前景。基于风致振动的压电能量采集装置具有结构简单、易于微型化、功率密度高和易于集成化等优点而备受研究关注。由于压电陶瓷材料输出为交流电压,输出特性为高电压低电流,而电子设备的工作电压为直流低压,因此设计一个能够有效收集、转换和管理能量的电路具有至关重要的研究意义。 针对利用自然环境中的风能进行能量采集,建立了基于驰振理论、压电效应和能量公式的分布参数数学模型,用于描述驰振压电能量采集装置。与传统的集总参数模型相比,分布参数模型考虑了压电层的分布情况以及钝体的转动惯量,使得模型更加精确。通过数值仿真分析了风速、方柱钝体尺寸和外接负载等参数对能量采集的振动响应和发电性能的影响。结果显示,存在一个最优电阻使得能量采集装置的输出功率达到最优。为了保证输出功率达到最优,后续分析及实验均在最优电阻下进行。增加方柱钝体尺寸可以在一定程度上提高能量采集装置的输出性能。此外,分析了偏心距离对压电俘能系统输出的影响。在同等情况下,偏心距离越小,压电俘能系统的输出功率越高。增大偏心距离可以降低压电俘能系统的起振风速,使其能够在更低的风速下工作,从而增大了可俘获风能的范围。 根据压电能量收集的特点和微机电设备所需的工作电压,经过对比分析,选择了并联同步开关电感电路。该电路利用外部电感元件和能量采集装置内部电容形成LC谐振,以提高电路的能量输出。同步开关采用了三极管设计,而后续的整流桥和稳压降压电路部分则采用了LTC3588芯片,以提高电路的集成度和可操作性。最终,根据能量采集装置的结构模型制作了实验样机,并搭建了直流式小型风洞实验平台。通过实验测试基于驰振的压电能量采集装置的振动响应和发电特性,并将结果与第二章的数值仿真分析结果进行对比,从而验证了第二章中分布参数数学模型的正确性。实验结果也证明了本文所设计的能量收集电路的可行性,能够稳定输出3.6 V电压,可用于供电微型电子设备。

关键词： 读出电路   2D材料光电探测器   非均匀性校正   温漂补偿  

摘要： 随着半导体工艺制程逐渐逼近物理极限,微机电系统（Micro-Electro Mechanical System,MEMS）技术的快速发展催生了大量MEMS传感器的诞生。传统的MEMS传感器通常以外接硬件电路的方式进行读出,相比于直接将MEMS传感器和集成电路制作在一块芯片上,硬件电路中的寄生参数更大,敏感信号更容易被干扰,传感信号采集的准确性会受到影响。因此将MEMS传感器与互补金属氧化物半导体（Complementary Metal Oxide Semiconductor,CMOS）集成电路相结合成为了传感系统的发展趋势。尤其对于光电传感器而言,实现MEMS器件与CMOS电路的一体化集成可以将其推向更广的应用场景。 为突破传统硬件电路读出方式对传感器系统精度和体积的限制,本文设计了一种针对石墨烯/二硫化钼（Mo S2）异质结场效应管式光电探测器阵列的CMOS读出电路。通过对石墨烯/Mo S2场效应管式光电探测器工作原理及电学特性的分析,读出电路将其等效为一个压控的光敏电阻,使用具有温漂补偿功能的类惠斯通电桥结构实现信号采集,采集到的信号经过电容式跨阻放大器（Capacitive Transimpedance Amplifier,CTIA）结构完成信号的放大。最终的读出信号由单斜式模数转换器（Analog-to-Digital Converter,ADC）读出并输出到数字电路,经处理后向片外发送。此外,由于MEMS工艺局限性和二维（Two-Dimensional,2D）材料自身不均匀的特点,传感器阵列成像会存在一定的不均匀性。为了解决这一问题,电路设计了非均匀性校正电路及响应度校正电路,从采集端实现了对信号读出结果的补偿。 本文基于TSMC 0.18μm CMOS工艺进行了读出电路设计,通过仿真验证了读出电路的功能及性能,最后完成了芯片的版图设计,并对关键模块进行了后仿验证。所设计的芯片整体面积为5 mm×5 mm,传感器阵列规模为16×16。仿真结果表明,读出电路芯片可以实现传感器阵列信号的读出。所设计列级读出电路的功耗为82.93μW,读出电路模拟部分总功耗为44.194 m W,线性度达99.815%,读出电路的输出噪声较小,仅为0.955 m V,读出电路最小分辨率可达0.038%。片上非均匀性校正电路可以完成MEMS传感器失配51.2%范围内的校正,最小校正精度可达0.099%。

关键词： 电路故障检测   硬件实验平台   卷积神经网络   嵌入式设备部署  

摘要： 随着当代电子设备功能的不断增强,电路设计的集成度和复杂度越来越高,电路故障检测面临的挑战日益加剧。传统的电路故障检测需要电子测量仪器及测试人员参与工作,不仅需要较高的时间成本和人力成本,而且难以满足高效率的检测需求,而专业的电路故障检测设备也存在成本较高、灵活性差等问题。基于以上背景,本文针对电路故障检测技术如何与神经网络相结合以及嵌入式设备的算法部署问题展开了以下工作: 1)设计一款用于故障实验及数据提取的故障模拟实验电路,以机载电子设备为应用背景,该电路要求复现机载电路中常见的各类电信号,包括数字信号、模拟信号、时序信号、噪声等,为此需搭配各类模块如电源、存储器、逻辑器件、放大电路等,使以上各组件构成一套能够独立稳定运行的电路系统,并产生一个闭环的数据信号流,通过设置关键节点获取电路故障数据,以支撑后续的检测算法工作。 2)针对传统电路故障检测技术效率低、可靠性差等问题,本文提出一种基于卷积神经网络的自适应电路故障检测算法,根据具体电路数据进行结构优化,并依据真实电路平台中采集的故障数据进行实验,实验表明本文所设计的卷积神经网络算法满足电路故障检测需求,算法的检测效率与准确性得到验证。 3)基于以上工作内容,设计了一套嵌入式设备部署方法,构建了以FPGA为核心的神经网络硬件加速器,搭配外围器件,将运行于PC的卷积神经网络模型移植至较低成本的嵌入式硬件设备中,完善了电路故障检测系统。并且在实际使用测试中的模型预测准确率与PC端相同,证明了该套系统方案的可行性。