教学课程资源库 更多>>

关键词： 集成电路产业链   产业链韧性   结构方程模型   模糊综合评价  

摘要： 目前,全球正处于百年未有之巨大变革时期,贸易保护主义和逆全球化趋势逐渐显现,对全球产业链、供应链造成了严重冲击,在此背景下,我国集成电路产业链也不可避免地受到冲击和影响。美国制裁中兴、华为等高科技企业,根本上是对集成电路产业链关键节点企业进行打压。在此形势下,加强集成电路产业链面对风险和冲击时的韧性,确保产业链在面对关键“卡脖子”问题时可以维持稳定运行显得尤为重要。提升集成电路产业链韧性是现阶段我国实现产业链现代化进程中的重要任务,亦是增强经济韧性、推动经济高质量发展的题中应有之义。 本文以集成电路产业链为研究对象,运用韧性理论、产业分工理论和产业集聚理论,首先,基于对集成电路产业链当前发展现状以及产业链韧性内涵的理解,甄别出构成集成电路产业链韧性的抵抗吸收能力、调整适应能力和恢复更新能力3个维度,并建立包含9个二级指标,29个三级指标的产业链韧性评价体系。其次,针对江苏省集成电路产业链上下游企业管理人员展开问卷调查,先后通过信度、效度检验对评价体系进行验证。最后,运用结构方程模型计算各级指标权重,结合南京市江北新区集成电路产业链的概况,运用模糊综合评价法计算其产业链韧性3个维度和韧性总体的评分,并提出相应的韧性提升对策。 研究结果显示:南京市江北新区集成电路产业链韧性总体情况接近良好,但仍有一定提升空间。在构成韧性的三个维度中,恢复更新能力评分最高,抵抗吸收能力和调整适应能力是江北新区集成电路产业链韧性的薄弱环节。并以评价结果为导向,从“稳链”、“补链”和“强链”三个方面提出对策建议,为江北新区集成电路产业链抗击风险扰动,高质量发展提供重要依据。

关键词： 电源完整性   噪声验证   片上电源网络   并行计算   热点检测   机器学习  

摘要： 电源完整性验证在大规模集成电路设计中扮演了至关重要的角色,是确保电路性能和可靠性的关键环节。该验证过程旨在计算并评估芯片电源分配网络(Power Distribution Network,PDN)中的电源噪声,其本质涉及求解PDN的等效稀疏线性方程组。然而,随着集成电路工艺技术的不断进步,PDN的规模和复杂度持续增长,这不仅使得求解这些方程变得更具挑战性,还增加了计算时间与资源的需求,从而限制了设计迭代的效率。此外,由于低功耗高性能设计的趋势,芯片电源完整性的要求日益严格,电源噪声分析的难度和需求也与日俱增。因此,提升电源网络分析方法的效率已经成为电子设计自动化领域的一个重要课题。 本文提出了一种结合并行计算技术与机器学习算法的新型片上电源网络噪声分析方法。首先,开发并实现了一套具有良好扩展性和稳定性的并行计算框架,采用区域分解法(Domain Decomposition Method,DDM)将PDN划分为多个子块进行并行处理,显著提高了电源噪声的求解效率。然而,在并行处理过程中仍然面临着计算负载不均衡导致的瓶颈,特别是在不均匀分区的场景下。为了进一步增强并行计算的优势,本文还提出了一种基于机器学习的电源网络分块热点检测方法,设计卷积神经网络模型用于精确识别PDN子块中的噪声热点级别,以便在并行框架中对低噪声区域进行近似加速处理,以优化计算资源分配和提升仿真效率。最后,本文提出了一种结合热点检测的并行加速仿真方法,通过热点检测模型识别PDN中噪声水平较低的非关键子块,并采用基于图谱稀疏算法的近似策略以加速其计算,从而在确保整体仿真精度的同时,降低了计算成本并提高了并行计算流程的效率。 实验结果验证了所提方法的有效性,基于机器学习的热点检测模型在准确率上达到了94.39%,能够有效指导并行计算资源的优化分配。本文提出的并行仿真方法在近似处理非关键子块时所引入的平均相对误差为0.88%,与基于CHOLMOD的串行求解器相比,实现了7.14倍的计算加速比;与CKTSO并行求解器相比,获得了3.21倍的加速比;与基于DDM的并行求解器相比,实现了2.21倍的加速比,表明该方法有效缓解了并行计算瓶颈,提升了电源网络噪声验证的求解效率。

关键词： 信息安全   SM9算法   运算器   数字签名   公钥加密   AHB总线   微处理器  

摘要： 信息安全一直是计算机学科的热门研究领域。为了保护国家信息数据的安全，我国陆续推出了一系列加密算法。国密SM9算法因其广泛的应用领域、高级安全性等诸多优势，得到了广泛认可。但在硬件实现时，SM9算法的计算复杂性导致了其加密速度缓慢的缺点，且功耗较高。因此，如何针对性优化SM9架构下的硬件构成，成为了提高SM9加密芯片性能的关键。　　本文在深入调研国密SM9加密协议的基础上，对SM9加密电路运算需求进行分析，并对其底层运算单元进行了优化，提高了 SM9算法的整体计算速度。首先，本研究设计了高性能的加法器，改良的64位Booth乘法单元。在此基础上，设计了专用于大整数乘法的高性能256/1024位乘法器。最后，设计了一种基于全字的并行高速Montgomery模乘法器，并以这些基本器件组成了 SM9数字签名和公钥加密模块。此外，本研究为数字签名和加密模块设计了总线接口，并挂载于AHB总线上。本研究的主要工作如下:　　(1)基本运算器的优化与实现:通过对4位加法器与32位进位链结合，优化了 128位加法器的设计。改进了 64位Booth乘法器译码方案，对部分积产生电路进行了优化。设计了一种基于流水线的可重构256/1024位乘法器，通过压缩树复用来提高性能，并以此提出了一种高基数的256/1024位Montgomery模乘法器。实现了其他诸如模加、模逆等运算单元。　　(2)数字签名和公钥加密模块设计:调用上述基本运算单元，设计了 SM9国密算法中数字签名、公钥加密部分的硬件实现。　　(3)AHB总线交互设计:设计了挂载在AHB总线上的SM9 Slave设备，该设备可以与总线进行数据交互，并完成SM9的数字签名和公钥加密算法。　　最后，对所设计的运算单元在SMIC0.18工艺库下进行仿真，1024位大数乘法器电路面积8.81mm2，关键路径长度86.1ns。Montgomery模乘法器的面积延时积(AT,Areagate·time)为158.29,相比多种近年国内外设计有显著提高。　　同时，对SM9数字签名和加密模块进行仿真实现，结果显示，上述设计有效的提高了 SM9数字签名和公钥加密算法的运算速度，在200MHZ主频下，进行一次签名需要2.03ms,进行一次公钥加密需要4.96ms。

关键词： 锁相环   鉴频鉴相器   电荷泵   亚采样   可编程  

摘要： 随着无线通信技术进展,毫米波和太赫兹集成电路变得越来越重要。频率综合器是提供稳定本振信号的核心部件,而鉴频鉴相器(PFD,Phase Frequency Detector)与电荷泵(CP,Charge Pump)是电荷泵锁相环(CPPLL,Charge Pump Phase-Locked Loop)的关键,直接影响系统性能。亚采样锁相环(SSPLL,Sub-Sampling PhaseLocked Loop)作为一种新兴技术,其亚采样鉴相器(SSPD,Sub-Sampling Phase Detector)和电荷泵(SSCP,Sub-Sampling Charge Pump)模块也至关重要,对系统性能有着决定性影响。 本论文基于65nm CMOS工艺,设计完成了针对于电荷泵锁相环系统需求的可编程鉴频鉴相器和可编程电荷泵电路,同时设计了针对于亚采样锁相环系统的亚采样鉴相器和亚采样电荷泵电路。本文的创新点如下: 为实现电路的最佳性能,针对鉴频鉴相器和电荷泵的关键指标防死区脉冲宽度和充放电电流大小做了可编程设计,其中可编程鉴频鉴相器采用3Bit可编程防死区脉冲宽度设计,后仿真防死区脉冲宽度可以从113ps增加至1.16ns;可编程电荷泵采用6Bit输出电流可编程设计,输出电流大小为10u A至630u A。为解决非理想效应对亚采样鉴相器和亚采样电荷泵电路性能的影响,亚采样鉴相器通过增加哑(dummy)器件和采用传输门开关降低了非理想效应对电路性能的影响,实现了对20GHz信号的采样保持;亚采样电荷泵采用低压共源共栅(Cascode)电流镜提升电流复制精度,增加轨对轨运放解决电荷共享问题。 本文所设计的电路满足电荷泵锁相环及亚采样锁相环系统要求,对今后毫米波及太赫兹频率源的设计具有重要意义。

关键词： 复合载体铜箔   剥离层   超薄铜层   脉冲电镀法   电沉积  

摘要： 电子信息技术的高速发展正不断推动着电子产品向轻质薄型化、高密度精细化的方向迈进,加速开启新一轮的技术革新。但实现印制电路板线路超精细化的核心材料可剥离复合载体铜箔的制作技术却长期处于日本的技术封锁和垄断中。故本文以实现可剥离复合载体铜箔的国产化制备为目标。针对目前超薄铜箔制备过程中剥离层结构复杂、超薄铜层剥离困难、层间结合力缺乏理论指导等问题,开展了剥离层与超薄铜层制备技术方面的研究,并对铜箔的剥离模型进行了初步建立。 本文首先对单一镍剥离层的实施可行性进行了确认,通过对镍剥离层沉积过程中的各项电镀参数进行单因素实验的方式得到在沉积电流密度为10 A/dm2、沉积时间为12 s、沉积镀层厚度为0.4μm时,所得的单一镍剥离层各项性能优秀,能够有效帮助可剥离复合载体铜箔实现稳定完整剥离,且剥离强度适中,为0.14N/mm。因此,以单一镍金属作为剥离层能够满足可剥离复合载体铜箔的剥离需求。 以上述镍剥离层为基础,本文继续探究了超薄铜层制备过程中传统的直流电镀法与新兴的脉冲电镀法对铜箔剥离性能的影响。实验发现,传统的直流电镀法虽然在电流密度为20 A/dm2或30A/dm2时,能够成功制备出剥离性能较好的铜箔样品。但所得铜箔样品由于受到镀液贫化作用的影响,表面形貌劣化严重。且总体可用电流密度范围较窄,控制难度较高。而脉冲电镀法由于能够高效抑制镀液贫化现象的产生,因此相对于直流电镀法而言能够更好地保护铜箔表面形貌及结晶状态不产生劣化,从而在高电流密度下顺利生成（111）晶面的优势晶面择优取向,并提高铜箔的剥离性能。脉冲电镀法在峰值电流密度为30 A/dm2和40 A/dm2时,均能制备得到表面平整光滑,剥离性能极佳的可剥离复合载体铜箔样品,表面粗糙度Ra仅为0.205μm,Rz JIS仅为0.994μm,均属极低轮廓,且剥离强度为0.15 N/mm。此外,本文还进一步对脉冲电镀的三个重要独立参数:峰值电流密度、脉冲导通时间和脉冲关断时间进行均匀试验设计。得出了铜箔剥离性能与上述参数的回归方程表达式,并分别得到了采用直观分析法与回归分析法分析的优势参数组合。 最后,本文对上述实验进行整合分析,提炼出可剥离复合载体铜箔的简易剥离模型。该模型解释了铜箔产生无法剥离或部分剥离现象的原因;深入分析了铜箔制备过程中各项参数对铜箔剥离性能的影响方式及影响原理。对后续的可剥离复合载体铜箔制作技术改进指出了新的研究方向。

摘要： 工程思维的核心在于其设计性和筹划性,它要求学生能够运用多学科的知识来规划和实施解决方案。在教学过程中,通过项目化学习和迭代设计等方法,学生可以在解决具体工程问题的过程中,逐步发展和提升自己的工程思维能力。此外,工程思维还强调在真实或模拟的工程情境中进行学习和实践。这意味着学生需要在接近真实的工程活动中,如设计、制作和测试产品,来锻炼和展示他们的工程思维。

关键词： 分数阶微积分   分数阶电路   阻抗换标   变量代换   达林顿综合法  

摘要： 近年来,分数阶微积分理论广泛应用于电气工程领域之中。分数阶微积分理论是传统整数阶微积分理论的拓展与延伸,是一种研究任意阶次的微分、积分算子特性的数学理论。实际上,电气工程领域中的大部分电气元件和设备都具有分数阶特性,因此建立相应的分数阶电路模型非常具有研究价值。但由于分数阶元件的引入,原来整数阶阻抗函数的正实性质已经不复存在,这就导致无法使用传统整数阶电路综合法来无源实现分数阶电路,因此研究适用于分数阶电路的无源综合法至关重要。 传统达林顿综合法是一种无源实现整数阶电路的普适综合方法,本文将其与阻抗换标和变量代换思想结合后提出了可以无源实现分数阶电路的综合方法。本文首先研究了λ域分数阶电路阻抗函数的正实性问题,利用C-F分数阶微积分定义下的λ变换将s域阻抗函数转变为λ域阻抗函数,然后结合特勒根定理证明了双元次λ域分数阶电路阻抗函数和λ域RLαCβ三种元件分数阶电路阻抗函数均满足正实性。 其次本文研究了三种元件分数阶电路的达林顿综合法,将基于新的级联合成理论的达林顿综合法应用于λ域RLαCβ三种元件分数阶电路中,解决了任意三种元件分数阶电路的无源实现问题。接着又利用传统达林顿综合法结合基于福斯特电抗定理推广的无损二端口电抗网络综合法无源实现了一类特殊三种元件分数阶电路,最后本文给出了综合算例并通过电路仿真验证了其正确性。