教学课程资源库 更多>>

关键词： 集成电路行业   电路设计   SWOT分析   竞争优势  

摘要： 中国是集成电路产品消费大国，然而集成电路产品长期依赖进口。近些年随着国内经济的发展、高等教育的进步、相关专业人才的增多以及相关科技产业的进步，国内集成电路行业发展迅速。A公司作为本文的研究对象，是近年来随着国内集成电路产业一起发展起来的一批集成电路设计企业之一，A公司专注于模拟集成电路设计，是典型的无晶圆工厂模式（FABLESS）。本文以A集成电路设计公司为研究对象，深入了解A公司的发展历史、运营模式以及现行的竞争战略等。分析A公司在重大环境变化下现行竞争战略所面临的挑战，针对A公司所面临的挑战提出竞争战略优化建议并制定战略实施及保障措施。　　本文首先采用PEST模型对A集成电路设计公司宏观环境进行分析，研究A公司所面临的政治、经济、社会文化及技术环境。接着分析集成电路整体产业链和分工，并对整个集成电路设计市场进行分析，采用五力模型分析集成电路设计行业的竞争结构等。外部环境和行业竞争结构分析完后着重分析A集成电路公司的内部环境，包括内部价值链、资源分析、能力分析等。在分析完A公司的外部和内部环境的基础上利用SWOT工具分析A集成电路设计企业战略态势。根据战略态势分析提出对A公司的竞争战略优化措施，建议A公司坚持差异化路线，聚焦电池管理芯片细分领域，紧抓高端电池管理芯片国产化机会，通过不断的研发创新，技术迭代来维持在细分行业的领先地位并不断提高细分行业的市场份额。最后结合企业当前资源、能力状况，对优化后的竞争战略提出具体实施方式和步骤，并调整组织结构、控制、激励方式等，以保障优化后的竞争战略顺利实施。本文研究过程采用大量战略管理理论，实地调研和收集企业、行业数据来获取一手资料，查阅相关文献、行业报告等，力图较详实的分析当前国内集成电路行业现状、产业链关系、终端应用市场状况及发展趋势。并分析当前国内外环境下A国产集成电路设计企业的竞争战略问题，希望本文对当前集成电路行业的分析及产业链梳理有助于其它同类企业增进对环境变化的了解，同时也希望本文的分析结论和相关措施能解决A集成电路设计企业当前所面临的竞争战略问题。

关键词： 物联网   反向散射   射频自干扰消除   射频自干扰信号特性   射频自干扰消除算法  

摘要： 近些年随着工业4.0计划的推进和5G网络技术的飞速进步,物联网(Internet of Things,Io T)的应用规模不断扩大,应用领域非常广泛。反向散射(Backscatter)技术作为物联网中一个新兴的领域,它基于电磁波的散射现象,终端通过反射与散射激励源提供的载波信号,将自身携带信息调制到载波信号上,故该技术能耗低,且终端收发机电路简单。这一技术不仅响应了国家对于“绿色节能”的战略要求,还能有效应对物联网扩展时面临的高能耗传感器和高成本设备部署维护等问题。因此,反向散射技术在无源无线绿色通信领域内有极大的应用价值。 尽管反向散射技术有诸多优点并取得很大进展,但仍未能完成物联网实现“万物智联”愿景的苛刻挑战。在反向散射系统中,由于基站收发一体及环形器隔离度等问题,大功率的载波信号会通过环形器泄漏到接收端,对来自终端的微弱反射信号造成极大干扰,这种自干扰信号会对通信系统的性能造成严重影响。因此,在反向散射系统中进行射频自干扰消除显得非常重要。 本文基于反向散射通信技术,在已有工作基础上,在基站射频前端设计并添加射频自干扰消除模块,设计了自干扰消除算法,进而有效提升通信系统的通信性能。主要研究内容如下: (1)分析自干扰信号产生原因与特性。首先,分析了在收发一体的反向散射通信系统中射频自干扰信号产生的原因与其特性;其次,介绍了射频自干扰消除模块的原理与实现方案,并对射频自干扰消除模块进行性能分析;最后,对相位与幅度误差与射频自干扰消除性能的影响进行分析及仿真,对实验过程中载波泄露路径延迟与相位噪声抑制程度之间的关系进行了分析。 (2)设计射频自干扰消除模块硬件电路。介绍射频自干扰消除模块各部分电路原理与性能指标,以及对电路和PCB设计中关键技术进行介绍,并进行实际测试,验证射频自干扰消除模块硬件电路设计的有效性。 (3)设计与实现射频自干扰消除算法。实现了梯度下降算法与局部搜索算法两种传统自干扰消除算法;完成神经网络射频自干扰消除算法设计与实现,并将其部署在本地微控制器中;将射频自干扰消除模块嵌入反向散射通信系统中进行实际测试,测试表明,可以使系统中自干扰信号降低约40dB。

关键词： HfO2   RRAM   FeRAM   随机数发生器   抗辐射阻变存储器芯片   多值型铁电存储器芯片  

摘要： 随着大数据时代的到来,信息存储量和处理量呈现指数型增长趋势。阻变存储器（RRAM）、铁电存储器（FeRAM）、相变存储器（PCM）等新型存储器得到了广泛关注和发展。新型存储器的性能一方面依赖于存储元器件的材料和器件性能研究,另一方面取决于存储阵列关键电路设计。在存储材料方面,HfO2基材料不仅能够展示出高性能的阻变特性,而且通过元素掺杂能够获得与CMOS工艺兼容的铁电材料(如Hf0.5Zr0.5O2),因此具备应用于阻变和铁电存储器领域的潜力。存储阵列关键电路设计是实现存储功能必不可少的组成部分,也是存储器由基础研究走向产业化应用的重要环节。受器件波动性、外界辐射、读取裕度小等因素影响,随机数发生器与新型存储器芯片容易产生误读的问题,因此通过芯片电路设计优化读取可靠性变得尤为重要。本文基于HfO2和Hf0.5Zr0.5O2材料构筑了阻变存储器件和铁电存储器件,并针对HfO2基随机数发生器与新型存储器芯片读取可靠性的提升,从存储单元结构优化或电路设计两个角度出发,对阻变型随机数发生器、抗辐射阻变存储器芯片和多值型铁电存储器芯片关键电路设计开展了深入研究。主要研究内容如下: 1、阻变存储器因其阻变过程具备高度随机性,在随机数字发生器方面具有独特优势,但因高阻态波动范围小、读出电路波形占空比不稳定而存在读取错误的问题。本文基于HfO2材料构筑阻变存储器,利用RRAM高阻态的随机波动性和过冲电流的随机弛豫等阻变特性,设计了两种随机数发生器。其一,针对1T1R结构随机数发生器存在高阻态波动性较小而导致读取可靠性下降问题,从存储单元结构优化角度出发,本文提出了基于2T1R结构的随机数发生器,通过额外增加一个增益晶体管协同分辨高阻态,实现了步长为1.5 kΩ的小波动高阻态分辨能力。这种设计不仅降低了随机数误读现象,还抑制了±5%读出电压的噪声影响。其二,本文发展了一种基于RRAM过冲电流弛豫时间的随机数发生器,通过设计一种面向精细计时的时间数字转换电路,该电路具有结构简单、1ns的识别精度的特点,解决了粗略计时的读出电路存在波形占空比不稳定的问题,优化了读出电路可靠性。进一步,经过NIST各项测试,结果显示上述两种随机数发生器的P值均大于0.0001,从而验证了它们的随机性。 2、RRAM因其导电细丝具有较小的截面,受辐射影响较小,因此在抗辐射存储芯片方面极具潜力。然而,在辐射条件下阻变存储芯片的读取数据因关键电路故障仍会发生错误,这使得基于RRAM的抗辐射电路加固显得尤为必要。面向读取可靠性优化,本文基于HfO2 RRAM开展抗辐射电路加固设计,包括器件级与系统级加固、读出写入电路加固以及时序控制电路加固等方面。其一,采用环栅晶体管和纠错码编码电路对阻变存储芯片进行了器件级与系统级加固设计;其二,采用DICE、施密特触发器、Muller C单元等加固组件,在阻变存储芯片中读出写入时序控制电路等关键路径处进行了单粒子效应加固设计;其三,针对高能粒子会导致限制电流电路输出电压变化量大于5%的情况,本文提出了功率管栅极加电阻的方式,对限制电流电路进行单粒子瞬变加固设计,使其输出电压变化量降至1.25%,优化了写入电路的可靠性。此外,为了提升读取可靠性,本文设计了面向小窗口阻变存储器的电流型灵敏放大器,并通过额外增加锁存器的结构,进行了单粒子效应加固设计。仿真结果表明,读出电路的临界电荷约为2.0pC,即抗单粒子翻转LET大约为65Me V/cm2/mg,并可以达到20ns快速读出;此阻变存储芯片在X射线环境下抗总剂量效应可达到4Mrad（Si）。 3、HfO2基FeRAM因其具有多值调控特性,在多级高密度信息存储方面有着重要应用潜力。然而,目前HfO2基FeRAM芯片受限于低读取电压裕度和高输入偏移量,难以对多值存储态准确区分,因此从存储单元结构优化与电路设计角度提升其读取可靠性是十分必要的。针对上述问题,本文提出并设计了基于Hf0.5Zr0.5O2铁电材料的多值型铁电存储芯片,包括3TnC结构多值型铁电存储芯片电路设计和两步式读取方案。在3TnC-FeRAM电路设计中,从存储单元结构优化角度出发,提出的3TnC阵列结构扩大了读取电流的裕度,相邻存储级之间的读取裕度达到了450mV。与此同时,从电路设计角度出发,分别开发了无电容抵消偏移量的第一级灵敏放大器和抑制工艺温度波动的第二级灵敏放大器,实现了高可靠性的读取。与传统灵敏放大器相比,电路设计的第一级灵敏放大器偏移量降低了近40%;而电路设计的第二级灵敏放大器抑制工艺温度波动的能力提高了近30%。在两步式读取方案中,依据成熟的高分辨率时间数字转换电路,最终可以识别出读出裕度小的多值型铁电存储芯片,提升了读取的可靠性。通过流片测试验证了12F2/bit面积效率的铁电存储芯片读取裕度为300

关键词： 招聘方案   技术人员   人岗匹配  

摘要： 随着全球科技竞争的加剧,国家基于发展战略和市场需求考虑,出台了一系列政策措施,涵盖了技术创新、人才引进与培养、税收优惠、投融资等多个方面,旨在全方位支持和推动集成电路产业发展。企业想要实现可持续发展,人才是第一要素,是发展的核心动力,对于集成电路行业尤为突出。只有招聘和培养优秀的技术人员,组建稳定高效的技术团队,才能推动企业技术创新,具备市场竞争力,实现可持续发展。 H公司是一家集成电路制造企业,深耕中国十余年,得到了飞速发展,成为集团重要的事业中心。随着公司发展,目前遇到了不可忽视的问题:一方面,行业发展前景较好,公司扩大了生产规模,新产品需要持续量产,技术人员需求同步增加;另一方面,面对外部发展机会,技术人员跳槽频发,人员流失情况严重。为了保障正常生产,需要采用合适的招聘方案进行人员补充,但原先人员平稳下的招聘方案已不能满足公司需求。 本文借鉴人岗匹配,胜任力模型等理论,通过文献分析法,问卷调查法,访谈法和案例研究方法,分析人力规划,招聘渠道,筛选机制,招聘效果评估存在的不足,优化公司集成电路技术人员招聘方案。 希望本文的集成电路技术人员招聘优化方案研究,可以满足H公司技术人力需求,也能为集成电路同行招聘提供借鉴意义。

关键词： 项目教学   STEAM教育理念   中职   《数字电路分析与制作》课程  

摘要： 随着人工智能时代的到来和数字化转型的深入,国家对职业学校教学改革提出更高要求。为深入贯彻二十大提出的创新驱动发展战略,积极回应新时代对人才的殷切期盼,并切实推动中等职业教育的全面深化改革,中职电子技术应用专业的《数字电路分析与制作》课程,亟需适应新时代背景,进行全面课程改革。本文拟以该课程为例,探讨项目教学法在中职课堂的应用问题,并融入STEAM(Science、Technology、Engineering、Arts、Mathematics)教育理念构建新教学模式,旨在促进学生全面发展,提升他们运用多学科知识解决实际问题的能力,同时激发其创新与创业潜能。 本研究首先通过广泛查阅国内外相关文献,对STEAM教育和项目式教学的核心理念与实践应用进行了深入探讨,明确了STEAM教育理念和项目教学的核心概念。并以建构主义学习理论、实用主义理论和多元智能理论为研究的理论基石。接着通过实地调查与数据收集,系统剖析了当前中职《数字电路分析与制作》课程项目教学中存在的问题,包括学生兴趣与课程实用价值认知的矛盾、学生在项目知识点理解和技能掌握上的困难、对学习任务和实践操作的困惑,以及跨学科能力培养的渴望未得到满足等。在此基础上,本研究紧密结合中职学生的特点与需求,充分利用STEAM教育理念的优势,设计了基于STEAM理念的中职项目式教学流程。随后,以《数字电路分析与制作》课程中的“数字电路基础”、“逻辑门电路”以及“组合逻辑电路”等关键章节内容为例,选取了“逻辑状态检测笔”、“数码显示电路”和“三人表决器”三个具有代表性的项目进行教学设计,并付诸实践。在每一轮教学实践中,本研究都对学生学习行为和教师指导过程进行了细致的观察与反思,不断发现问题,对教学设计流程中的不足进行针对性的修改。经过两轮修改和三轮实践,最终形成了完善的教学流程。最后,在三轮教学结束后,本研究采用了问卷量表、成绩测试和访谈分析三种方式对学生进行全面测评,以检验教学效果。 研究结果显示,将基于STEAM理念的项目教学应用于中职《数字电路分析与制作》课程,对学生课堂学习效果和综合能力的提升具有显著促进作用。同时,本研究设计的基于STEAM理念的项目教学流程被证实是有效的,不仅可为《数字电路分析与制作》课程的教学活动组织与实施提供有益参考,也为电子技术应用专业其他课程的改革与创新提供了重要借鉴。这一成果对推动中职教育教学模式的现代化和多元化发展具有重要意义。

关键词： 蔡氏电路   忆阻   直流偏置   隐藏动力学   多稳定性  

摘要： 多稳定性指固定参数下的动力学系统同时存在多种不同的振荡模式。隐藏吸引子是一类特殊的共存振荡模式,其吸引盆不与任何平衡点的邻域相交,因此不适用Shilnikov定理的分析设计方法。隐藏吸引子的存在使得系统有进入未知振荡模式的风险;同时,隐藏吸引子的吸引盆狭小或具有复杂的嵌套结构,可有效抵抗吸引子轨道的重构和预测,因此在数学、物理和工程应用等领域中受到广泛关注。但作为共存吸引子,隐藏吸引子的生成需要初值的精确配置,在模拟电路中难以准确检测和控制。为此,本文以忆阻型蔡氏电路和经典型蔡氏电路为例,探索基于直流偏置方法的隐藏动力学检测及多稳定性调控技术。 首先,以非理想忆阻型蔡氏电路为例,在其电感支路中串联一个直流电压源,建立了直流偏置电压驱动的忆阻蔡氏电路;通过平衡点稳定性分析、数值仿真和实验测试揭示了由直流偏置电压诱发的隐藏和非对称动力学行为;进一步地,使用增量积分变换方法建立了重构模型,实现系统初值的参数化转换,在基于重构模型的等效实现电路中,观测了直流偏置忆阻蔡氏电路的隐藏动力学行为。 进一步地,在不改变经典型蔡氏电路拓扑结构的情况下,以不同的拓扑连接方式,将直流电压和电流源耦合至蔡氏电路的电容和电感支路,构建了多维直流信号控制的经典型蔡氏电路,解析了直流偏置信号在动力学调控及初值预设方面的作用。进一步地,以容易电路实现的直流电压偏置源为例,实现了隐藏吸引子的诱发以及电容初值的预设,完成了隐藏吸引子的初值配置和模拟电路检测。 最后,针对忆阻电路超级多稳定性的调控,采用同相加法器在理想忆阻模拟器电路中引入直流电压偏置信号,建立了带直流偏置的理想忆阻模拟器,实现了理想忆阻模拟器紧磁滞回线的初值调控。随后将其与蔡氏电路耦合,通过调整直流偏置在模拟电路实验中对超级多稳定性进行调控和测试。 本文解析了混沌振荡电路中,直流偏置信号对隐藏动力学的诱发、隐藏吸引子初值的配置以及多稳定性和超级多稳定性的调控作用。直流偏置的引入可以将目标共存吸引子的吸引盆搬移到起振点的邻域,利于模拟电路实验。相关研究结果有望促进隐藏动力学和多稳定性的理论分析和工程应用研究。

关键词： 锁存器设计   软错误容忍   抗辐射加固   单节点翻转   多节点翻转  

摘要： 随着航天事业的飞速发展,越来越多的航天器进入太空。而太空环境中存在着大量的高能辐射粒子,当这些辐射粒子轰击航天设备中的集成电路时,会产生单粒子翻转辐射效应,造成电路系统故障,甚至永久性损坏。而自从半导体技术进入纳米时代以来,集成电路中的晶体管的尺寸明显减小,电路节点的临界电荷明显降低,辐射粒子撞击产生的感应电荷可能被多个敏感节点收集,影响两个、三个甚至四个相邻的节点,导致多节点翻转,严重危害设备安全性。对集成电路锁存器进行抗辐射加固以容忍这些错误是具有重大意义的。 为了解决因辐射环境和低特征尺寸电路导致的单粒子翻转问题,提高电路可靠性,同时降低成本与开销。本文提出了两种抗多节点翻转锁存器以及一种验证算法(1)低开销的三节点翻转容忍锁存器设计(LTNTL);(2)高可靠性的四节点翻转容忍锁存器(HQNUT);(3)一种验证锁存器加固能力的算法。 本文首先提出了一种三节点容忍锁存器LTNTL,其包含2个单节点自恢复模块,1个二级错误拦截模块,以及3个传输门。每个自恢复模块由1个施密特触发器和1个钟控的施密特触发器组成,利用施密特触发器的特性实现了单节点自恢复。HSPICE仿真结果表明,与现有的其他功能相同的锁存器相比,所提出的锁存器不仅具有完整的TNU容忍能力,且分别将功耗、延迟、面积和功率延迟积分别降低了约37.58%、41.25%、27.77%和75.83%。 为了满足对锁存器可靠性的更高要求,本文又提出了一种四节点容忍锁存器HQNUT,其由3个单节点自恢复模块,1个三级错误拦截模块,以及7个传输门组成。每个自恢复模块由2个C单元和1个修改的C单元组成,利用C单元的特性来存储数据,由于使用了时钟门控和高速路径技术,HQNUT在不影响稳定性的前提下实现了功耗和延迟的降低。HSPICE仿真结果表明,HQNUT具有完整的QNU容忍能力,且与其他QNU锁存器相比,所提出的锁存器将功耗、面积、延迟和功率延迟积分别降低了约36.9%、5.6%、19.8%和46.4%。 目前,锁存器的可靠性验证依赖于复杂的EDA工具,如HSPICE、Cadence Virtuoso等错误注入工具。因此,为了提高锁存器容忍能力验证的效率和可靠性,本文还提出了一种加固锁存器容忍能力验证算法,以提高锁存验证的效率和可靠性。通过将锁存器建模为矩阵,这种方法可以快速而准确地评估锁存器的容错能力。并利用此算法成功验证了本文提出的锁存器的可靠性。 图[39]表[6]参[70]

关键词： 高速隔离   磁耦隔离器   片上变压器   LVDS接口  

摘要： 目前新能源汽车、工业控制、医疗和通信系统等领域快速发展,对数据传输的准确性、安全性以及传输速率提出了更高的要求,但这些领域所面临的环境挑战不容小觑,包括较强的噪声干扰、共模干扰、电磁干扰等,同时存在不同电压域之间信号传输的问题。隔离器可以通过电气隔离阻断地电环路,提高系统的抗干扰能力,确保数据安全可靠的隔离传输。低压差分信号(Low-Voltage Differential Signaling,LVDS)以其高传输速率、卓越的抗噪性能和低能耗等显著特点,被广泛运用于高速数据传输系统。因此研究应用于LVDS接口电路的高速隔离技术具有重要意义。 本文对高速隔离器技术进行了研究。首先研究了光耦隔离、容耦隔离和磁耦隔离三种主流的隔离方式及其对应的信号传输调制方式,最终选用基于片上变压器的磁耦隔离作为本次设计的隔离方式。接着介绍了片上变压器的器件结构及重要的性能参数,着重研究了隔离材料和几何尺寸对片上变压器性能参数的影响。然后对不同的隔离器架构进行了研究,设计了一种可以实现高速磁耦隔离传输的全差分架构,并根据选取的架构选择了脉冲边沿调制和脉冲极性调制两种调制方式实现信号的隔离传输。最后对隔离器的电路进行了设计仿真;同时对片上变压器的耦合通道进行了研究,对其性能参数提出了约束条件,完成了片上变压器的设计和仿真。 本文基于CMOS 0.18μm工艺,采用片上变压器的隔离方式,完成了应用于LVDS接口的高速隔离器设计与仿真,该隔离器拥有两个独立的隔离数据通路。仿真结果表明,在1.8 V电源电压下,隔离器实现了数据率为0 bps～4.5 Gbps的数字信号传输,在4.5 Gbps数据率,脉宽失真的典型值为7.4 ps;将隔离器应用于LVDS接口后实现了数据率为0 bps～2.5 Gbps的模拟信号传输,在2.5 Gbps数据率,脉宽失真的典型值为30 ps。