关键词：
氮化镓
增强型
阈值电压漂移
GaN互补逻辑门
摘要：
随着氮化镓（GaN）功率器件的快速商业化应用,GaN集成电路在学术界和工业界中得到了广泛关注。但是,由于缺乏与N沟道GaN器件互补的P沟道器件,目前通常采用GaN N沟道增强型和耗尽型器件实现GaN集成电路,无法实现GaN互补逻辑电路,导致GaN集成面临静态功耗高、电路功能单一、设计难度大等问题,这无疑阻碍GaN集成电路的应用进程。对于氮化镓P沟道异质结器件（Gallium Nitride P-channel Heterojunction Transistors,GaN P-HFETs）,由于空穴迁移率低、沟道存在严重的杂质散射、以及GaN/AlxGa1-xN异质结界面处高浓度的二维空穴气（2DHG）难以耗尽,导致很难实现增强型,且电流密度较低。而对于增强型GaN N沟道器件,P-GaN栅HEMTs因其复杂的栅极结构和陷阱效应,导致阈值电压不稳定,引起器件安全性问题。针对上述问题,本文基于第一性原理,通过TCAD工具研究了具有高阈值电压的GaN P-HFETs器件特性和P-GaN栅HEMTs阈值电压不稳定性机制,并将二者结合实现了基本的GaN互补逻辑门,具体研究内容如下:
1.提出了一种具有混合AlxGa1-xN层的增强型GaN P-HFETs。通过GaN/AlxGa1-xN异质结极化效应的机理,采用局部削弱栅极下方的极化强度实现了增强型GaN P-HFETs,并从异质结能带出发,详细推导了其阈值电压表达式。器件阈值电压|VTH|=|-2|V,导通电流|ION|=4.2 m A/mm,导通电阻|RON|=0.71 kΩ/mm,峰值跨导Gm,max=0.11m S/mm。进一步地,引入P-In GaN/GaN异质结后,导通电流提升到了9 m A/mm,电流提升了125%,几乎是传统GaN P-HFETs（0.8 m A/mm）的11倍。
2.揭示了P-GaN栅HEMTs阈值电压不稳定性机制。从栅极结构能带图出发,基于TCAD仿真发现在不同栅压应力条件下器件阈值电压存在双向漂移的现象,在势垒层内的受体陷阱浓度为1×1018 cm-3,栅应力时间为1 s的情况下,当Vg S≤3 V时,阈值电压正向漂移,当3 Vg S≤7 V时,阈值电压负向漂移,并通过分析栅极应力前后栅极区域的电荷捕获情况来解释。通过优化器件栅极结构,限制势垒层对沟道电子的捕获和栅极空穴的注入,有效的减小了阈值电压的漂移。
***互补逻辑电路研究。将设计的基于混合AlxGa1-xN层的增强型GaN P-HFETs和常规P-GaN栅HEMTs集成为CMOS反相器、与非门和或非门,它们都能完成正确的逻辑操作。研究了GaN CMOS反相器的静态功耗、噪声容限、阈值电压等性能参数,与GaN DCFL反相器相比,其具有更小的静态功耗（~数百μW）,并且在不同温度下,阈值电压的波动小于GaN DCFL反相器,其最大波动ΔVTHI,m=0.24 V。
欢迎来到三峡大学图书馆！
