教学课程资源库 更多>>

关键词： 深度强化学习   电路布局   可布线性   拥塞预测   宏单元布局  

摘要： 布局设计是集成电路物理设计的重要步骤,布局设计的质量直接影响着芯片的性能、功耗、面积和制造成本,并制约着后期的布线设计是否能满足拥塞度等要求。布局问题可以简单描述为将集成电路的标准单元、宏单元等模块放置在芯片的适当区域内,线长最小,同时要满足模块间不重叠、功耗、面积和可布线性等约束。随着集成电路需求的持续增长,对高效的布局算法的需求也随之增加。传统布局算法通常需要对每个新电路从头开始布局,这使得布局速度难以跟上需求的增长速度。因此,本文将深度强化学习引入到布局设计过程中,与传统方法相比,经过充分训练的深度强化学习算法能够直接应用于新的电路布局任务,无需对每个新项目重新进行训练。这一优势不仅提高了设计的灵活性和效率,还减少了人工干预的需求,使得处理高复杂性的设计任务变得更加高效和有效。本文通过构建深度强化学习网络模型来学习布局策略,进行宏单元的布局,然后再确定标准单元的位置,同时在布局算法中嵌入拥塞预测模块,进一步对布局结果进行优化。最后在ISPD-2005数据集上进行了实验,实验结果表明本文的算法有效地降低了线长,改善了拥塞情况,且具有良好的泛化能力。本文的主要研究工作及成果如下: (1)针对现有深度强化学习宏单元布局算法未充分考虑电路状态表示的问题,提出了一种新型深度强化学习布局算法CGPlace。CGPlace融合了卷积神经网络(Convolutional Neural Network,CNN)和图卷积网络(Graph Convolution Network,GCN),并引入了注意力机制以关注重要的特征。具体地说,首先将布局转换为图像,将单元之间关系表示为图结构,其次CGPlace采用CNN提取电路的图像特征,并使用GCN来捕捉电路的图结构特征,同时引入注意力机制的进一步强化算法对于重要布局信息的处理能力。CGPlace通过这种结合图像与图结构的双重特征提取方法,实现了电路特征的深度融合,不仅全面描述了电路的状态,还提升了对电路布局规律和通用特征的识别与表示能力,优化了布局性能。 (2)针对现有深度强化学习宏单元布局算法只专注于优化宏单元互联线长而忽略整体布局线长优化的问题,在CGPlace的基础上提出了改进的布局算法LHPlace。LHPlace整合了宏单元与标准单元的布局,以整体布局线长为优化目标,有效降低了整体布局线长。此外,LHPlace还引入了一个内部奖励学习模块,解决了宏单元与标准单元联合布局中出现的奖励稀疏问题。 (3)针对布局阶段的缺乏详细拥塞信息的问题。在LHPlace的基础上进一步提出了改进的布局算法LHPlace-p,LHPlace-p嵌入了一个拥塞预测模型,该模型能够利用布局阶段的信息预测后续阶段的拥塞信息,预先识别可能的布线问题区域。这使得LHPlace-p可以根据预测结果调整布局策略,从而优化整体布局效果。 (4)本文提出的算法在ISPD-2005基准测试数据集中进行了对比实验,从实验结果看,在大多数测试电路上,CGPlace相比其他现有布局算法显示出更短的宏单元互联线长,而LHPlace在这些基准上相较于CGPlace进一步缩短了平均6%的布局线长。此外,LHPlace-p与LHPlace相比表现出更低的拥塞率,在水平拥塞与垂直拥塞上分别降低了49.74%和75.5%拥塞溢出,这表明LHPlace-p生成的布局具有更高的可布线性。这些实验结果表明我们提出的融合强化学习的布局算法在解决集成电路布局方案方面是有效的,可行的。

关键词： 高压脉冲   电源设计   气体开关   破碎岩石  

摘要： 脉冲功率技术作为一门高新学科目前广泛应用于各个领域，利用高压脉冲破碎岩石就是该学科的主要研究方向之一。传统的机械法破岩能耗高、机械钻具耐磨性差，而电脉冲破碎岩石法通过在岩石内部施加一定电压的脉冲来达到破碎岩石的目的，弥补了传统机械法能耗高的不足，具有高效、节能等优势。　　本文首先对高压脉冲破碎岩石法进行阐述，围绕高压脉冲破碎岩石的特殊需求，结合理论知识设计一种强脉冲电源设备，可通过放电电极向负载输出强脉冲，从而达到破碎岩石的效果。高压脉冲电源包括初级充电电源及Marx电路，对电路结构进行设计，运用理论知识对各个器件的参数进行计算。然后对电源电路进行仿真，根据设计方案研制原理样机并进行实验测试。　　对气体放电机理进行深入探讨，结合高压脉冲源对气体开关的实际需求设计一种三电极场畸变气体开关。首先对气体放电理论进行阐述，对气体开关临界击穿电压值进行理论计算，基于理论计算的结果建立相应的三电极气体开关仿真模型。对气体开关仿真模型进行仿真验证，分析气体开关导通过程中放电间隙的电场分布情况，同时对气体开关进行电击穿检测，结合仿真结果对气体开关设计方案进行分析;基于设计的气体开关模型搭建气体开关实验平台，对三电极气体开关进行实验测试，对气体开关电击穿测试实验的数据进行分析。　　针对不同影响因素下电脉冲破碎岩石效果的影响进行分析并总结规律，首先对固体击穿机理进行研究，利用有限元仿真软件对脉冲电压、电极形状、岩石厚度、绝缘液及岩石种类等影响因素进行稳态仿真及分析，建立电脉冲破碎岩石仿真模型，然后引入电场强度及能量密度等参数作为判断破碎程度大小的参考量;对电脉冲破碎岩石过程进行瞬态分析，分析破碎过程中岩石内部的粒子数量变化及电击穿程度，对结果进行对比并总结规律。

关键词： 双向电流检测   负压电流检测   宽共模输入范围   CMRR   高精度  

摘要： 自上世纪五十年代以来半导体技术得到了飞速发展,随着需求的上升,集成电路朝着大规模、低功耗、复杂结构的方向发展。电流检测电路作为集成电路中的重要分支之一,有着十分广泛的应用前景。传统的电流检测电路常受电压检测范围以及电压检测方向的限制,在较复杂的应用环境中无法适用。特别是在当下新能源行业大力发展的前提下,多数设备同时带有充电、放电两种工作状态,为满足这两种状态下电流检测需求,电流检测电路向着双向检测的方向发展。因此,设计一款具有高精度宽输入范围的双向电流检测是十分必要的。 本文基于美格纳(MGN)公司的0.18μm 80V BCD工艺,设计了一款具有宽范围输入的双向电流检测芯片,其工作供电电压为2.7～18V,电流检测输入共模电压范围为-16～80V,共模输入差分电压范围在20～350m V之间,输出放大50倍,误差精度小于3%。系统内部包含LDO电路、输入级、中间级、输出级以及低压逻辑控制模块。其中LDO采用无片外电容结构,在5.2～18V输入电压范围内能够正常输出5V电压为系统内部供电,最大带载能力3m A。输入级电路具备电平移位的功能并实现输入信号5倍放大,同时加入共模反馈结构有效提高线性度并提升电路共模抑制能力,在低频下其共模抑制比达到100d B以上。中间级采用三运放仪表放大器结构,能够将差分输入信号转换成单端对地信号输出并实现2倍放大的功能,输出级通过电流放大的形式将电压信号从5V电压域转换至18V电压域,并实现5倍放大的功能,最大输出电压17.8V。信号经过上述系统,最终能够在输出端实现对共模输入差分信号50倍放大并对地输出的功能。 与传统的单向电流检测放大器不同,本文通过在中间级电路中加入逻辑控制模块对共模信号输入方向进行检测并切换可实现对电流双向检测;通过灌电流来对负压信号进行处理,实现了负压检测;通过拉电流对高压信号进行处理;因此实现了对宽共模输入范围(-16～80V)的差分电压信号的双向检测。这是本文主要的三条创新点。 运用Cadence Virtuso工具对关键电路模块和电路整体进行了仿真验证,并开展蒙特卡洛仿真以及版图设计,同时使用Virtuso的calculator功能计算了各种工作状态下的仿真结果误差范围。在全温度范围内(-40～125℃)电路可正常工作。利用Calibre对版图进行了DRC、LVS验证和后仿,结果显示设计满足预定要求。最后完成MPW流片及实际测试,测试结果表明,本文设计的高精度电流检测的宽共模输入范围放大器电路满足了设计需求,实现了预期指标。

关键词： 碳化硅栅驱动   牵引逆变器   有源米勒钳位   占空比调制   驱动电流编程  

摘要： 随着全球节能减排目标的推进,汽车制造商们越发重视混合动力车和全电动车的市场,电动汽车的销量逐年递增。牵引逆变器是电动汽车的关键部件,而栅驱动是牵引逆变器的重要组成部分。宽禁带半导体有着比Si MOSFET更卓越的性能,逐渐替代Si MOSFET成为栅驱动功率管的首选。尤其是SiC MOSFET,凭借宽禁带、高电子迁移率等特性更助于推进系统的可靠性、高功率密度和节能,使电动汽车具有更长的续航能力。如何设计让栅电路能发挥出SiC材料出色的性能成为了设计的关键要素。同时,工作在车载电机这种大功率场景下,SiC栅驱动面临着更严峻的可靠性问题。 半桥栅驱动的驱动电流直接决定着开关速度和开关损耗,采用N管作为上拉驱动管可以增强驱动能力,但是需要提供浮动电源轨,且功率管栅极不能实现轨对轨。强驱动能力会导致开关节点电压过压,需要根据总线电压评估过压风险并调整驱动能力。工作在车载电机这种高压大电流的场景下,米勒误开启更容易发生,需要米勒误开启抑制技术来增强可靠性。同时,大功率的应用场景也增加了芯片过热的概率,可行的应对方法是实时监测温度采样器了解芯片是否过温。针对以上未来面向车载电机栅驱动的可能遭遇的难题,本文研究设计了一款面向车载电机应用的栅驱动芯片。在电路实现上,利用具有混合上拉结构的驱动拓扑,同时实现强驱动能力和轨到轨输出;采用电流编程技术实现开关节点过压应力和驱动能力的折衷;设计有源米勒钳位抑制米勒误开启;采用占空比调制采样电路,实时监控电压/温度,保证更稳定可靠的电路性能。 本文采用0.18μm BCD工艺,基于Cadence virtuoso平台,对设计的电路进行了仿真验证。当电路工作在1MHz工作频率下,可实现30ns传输延时,10A/5A可编程驱动能力;有源米勒钳位的传输延迟在50ns以内,实现了100V/ns的CMTI能力;占空比调制采样电路实现了采样电压和输出占空比之间的线性关系,准确度达到1‰的性能指标。

关键词： 柔性电子   气溶胶微喷射打印   增材制造   仿真分析   实验验证  

摘要： 气溶胶微喷射打印(AMJP)技术具有高精度、高分辨率、非接触、低成本、多材料打印的特性,打印线条精度可达到微米级,广泛用于微器件制造、生物医学应用和纳米材料研究。但是目前国内基于AMJP技术针对柔性电路成形涉及的工艺参数的研究需进一步深入探索,并且仅限于面研究。以完善柔性电路成形的工艺参数,并且仅限于平面研究。针对上述问题,本文基于AMJP技术,采用自主搭建的微喷射曲面共形打印装置,针对柔性电路成形工艺优化问题,构建基于数值模拟及实验验证的研究方法,研究打印过程中工艺参数对打印线条形貌的影响规律,并在此基础上实现柔性电路在平面及非平面的直接打印。本文主要研究工作包括: (1)设计柔性电路曲面共形三维打印微喷射系统,构建基于五轴平台的柔性电路曲面共形打印微喷射装置。该共形打印系统包括气溶胶发生模块、微喷射打印模块、运动控制及温度控制模块,通过气溶胶发生模块中的雾化器将打印浆料雾化成气溶胶小液滴,并在气体供给系统的作用下将雾化小液滴输送到微喷射打印模块中,在微喷射打印模块中,经过鞘气与载气的作用,气溶胶流束从微喷印头喷出,最终在运动控制及温度控制模块的作用下,在打印基底上形成打印线条。 (2)对气溶胶微喷射打印喷头,基于计算流体力学建立二维CFD模型,采用ANSYS fluent,模拟微喷射曲面共形打印过程中喷印头内气溶胶流束喷射的运动。采用控制变量法,研究打印参数的影响规律,得到载气流量、鞘气流量、工作距离以及喷嘴直径等因素在微喷射曲面共形打印过程中显著影响打印线条的最小特征线宽,通过基于离散相模型的仿真分析,预测并优化各个参数对微喷射曲面共形打印结果的影响,为实际操作提供指导。 (3)基于仿真模拟数据,采用控制变量的方法,通过改变微喷射打印过程中的气体流量、工作距离、喷嘴大小、打印速度等打印参数,进行单因素实验。研究结果可得仿真数据与实验结果具有相同的变化规律,且仿真数值始终低于实验数据,最小特征线宽随聚焦比与打印速度的增加呈逐渐减小的趋势,随工作距离与喷嘴直径的增加呈逐渐增大的趋势。最终采用研究所得最佳工艺参数,在平面及曲面基底上制备了柔性电路。

关键词： 超导量子比特   制备工艺   表面损耗   空气桥   覆盖层  

摘要： 超导量子电路作为目前最有希望实现通用量子计算的物理体系之一,其量子比特的性能除了受到环境噪声的影响,主要还受到芯片上固有损耗的影响。这些固有损耗通常由工艺制程引入,其中表面损耗是影响量子比特相干时间的主要因素。薄膜的氧化、材料的缺陷以及工艺过程引入的损耗介质都会增加芯片上的表面损耗。而随着超导量子芯片规模的不断扩大,其制备工艺也会越来越复杂,如何在这些复杂的工艺过程中表征和分析这些表面损耗的来源,寻找有效的抑制方法,从而不断提升量子比特的相干时间具有重要的研究价值。本人博士期间的研究工作正是围绕这一目标展开。针对工艺制备过程、材料本身、封装过程等方面引入的表面损耗,本文研究并提出了一系列的工艺优化方法,最终将超导量子比特的相干时间提升到了百微秒量级,达到了国际先进水平。本论文的主要内容如下: 1.简要介绍了超导量子比特的实现原理和超导量子计算的发展以及研究现状,阐述了影响超导量子比特相干性的主要噪声和损耗来源,最后分析了限制大规模超导量子芯片性能的损耗源。 2.介绍了实验上超导量子芯片的制备方法、极低温的测试平台以及超导谐振腔和超导量子比特的表征方法。 3.通过刻蚀后处理工艺解决超导铝金属薄膜刻蚀过程中造成的金属边缘有损缺陷,并利用该后处理工艺进一步降低衬底介质表面损耗。同时通过优化封装设计抑制了封装过程引入的导体损耗,最终将超导谐振腔的性能大幅提升。 4.在铌基超导量子芯片上使用金属铝做牺牲层制备铌空气桥,从而避免传统工艺中使用光刻胶或有损介质材料做牺牲层引入的表面损耗。通过设计精密实验提取了铌空气桥的损耗,结果表明该损耗显著低于传统空气桥损耗。 5.在铌金属薄膜上制备一层氮化钛覆盖层成功抑制了由于铌氧化形成的复杂氧化物的表面损耗,大幅提升了铌基谐振腔的品质因子Qi和量子比特的相干时间T1,并证明了氮化钛覆盖层具有提升芯片抗老化性的优点。 本博士论文的创新点如下: 1.揭示了铝薄膜干法刻蚀中金属材料有损缺陷的形成机制,并通过优化刻蚀方法去除了该有损缺陷,同时降低了衬底介质的表面损耗,提升了铝膜谐振腔样品的性能。 2.首次提出了一种低损耗铌空气桥的制备方法,该空气桥引入的损耗量低于公开报道的所有铝空气桥。 3.使用氮化钛金属覆盖层抑制铌膜表面氧化层的表面损耗,将谐振腔的品质因子提升到最高千万量级,量子比特的弛豫时间提升到最高百微秒量级,使超导量子芯片性能达到国际先进水平。

关键词： 集成电路   参数设计   可布线性   联邦学习  

摘要： 在集成电路设计中，可布线性（Routability）是决定电路可制造性的关键因素。为了更早地发现潜在的设计规则违例（Design Rule Violation，DRV），可布线性预测指标逐渐从拥塞信息过渡到了DRV信息。在学术界的可布线性预测中，传统的DRV热点预测通常使用集中式机器学习的手段来构建模型。然而，这种方式难以适应工业界的实际情况，因为企业设计数据往往受到保密性的制约而彼此隔离，无法直接收集。另一方面，企业若只利用自身有限的数据来实验，会导致模型泛化性较差。　　为了缓解上述不足所带来的行业发展限制性，本文面向集成电路的可布线性预测问题，引入了联邦学习算法进行结合与研究，提出了一个基于联邦学习算法的DRV热点预测方法DHPFL。此外，在实验验证前，还对数据集进行了DRV指标的可行性分析与验证。本文的主要工作内容包括：　　（1）针对联邦学习的协同训练，DHPFL在FedAvg算法的基础上提出了一种更具有优势的算法FedCS。该算法能够计算局部模型对全局模型的贡献度，并将其作为全局模型聚合权重的一部分，从而反映出局部模型对全局模型的影响。此外，FedCS算法还引入了超参数来平衡数据量占比与模型贡献度的相对重要性，使得算法具备更好的灵活性。与现有的联邦学习算法FedAvg、FedProx相比，该算法在F1、Precision和AUC指标上平均提升了2.9%、0.64%和1.65%，展现出了更优秀的预测能力。同时，通过调整FedCS算法提出的超参数，可以优化DHPFL区分正负样本的能力。　　（2）针对联邦学习的本地模型，DHPFL在耗时的全局布线阶段前就能对DRV热点进行预测。此外，为了减小复杂模型对训练时间带来的负担，本文提出了较为轻量化的本地模型。与现有的模型Routenet、CNN2相比，该模型在预测性能与训练效率之间达到了更好的平衡。　　（3）针对联邦学习的隐私保护，DHPFL引入了Paillier同态加密模块。该模块能够在协同训练过程中的不同时机执行加密和解密操作，从而确保了企业协同训练过程中的信息安全，有效避免因不诚实方导致的数据泄露和利益损失。