关键词:
感算一体化
SPAD传感器
前端电路
2/3D成像
高动态范围
摘要:
硅基单光子图像传感器以其单光子级别的灵敏度、精确的测距和极高的成像精度,在航空航天、边防海防、工业扫描、自动驾驶和消费类电子等领域有着愈发重要的应用。该类传感器能够根据有无光学系统介入而被分为激光雷达系统和被动成像系统。无论是哪种成像系统,其探测性能主要受接收器芯片性能的制约,包括不同环境的光电转换效率/灵敏度、测距精度、空间分辨率、功耗、图像刷新速率和鲁棒性等。随着先进CMOS(Complementary Metal-Oxide-Semiconductor,互补金属氧化物半导体)加工技术和人工智能技术的快速发展,高性能、低功耗、智能化、一体化的硅基单光子雪崩光电二极管(Single Photon Avalanche Diode,SPAD)图像传感器将是光电成像技术的革新要点。本论文主要围绕硅基SPAD传感器和SPAD前端电路展开研究,通过在电路层面实现感知-计算的方案来有效地提升芯片的性能,如读出速率的提升、成像性能的提升、功耗的降低等,使其更加契合低功耗、智能化、一体化等发展需求和趋势。为了实现上述目标,本论文分别在二维(Two Dimension,2D)被动成像、三维(Three Dimension,3D)主动成像和2/3D融合高动态范围成像三个方面展开研究。在2D被动成像方面实现了基于SPAD的模拟域动目标探测,通过SPAD强度的感算方案降低了芯片功耗并提升了读出速度;在3D主动成像方面,实现了一款多事件时间数字转换器(Time-to-digital Converter,TDC),以提升3D传感器在强光下的成像效果;进一步地,实现了提升阵列式TDC分辨率一致性的校准电路,通过电信号间的计算实现3D成像效果的提升;最后在2/3D融合方面,实现了一款支持2/3D同步获取的传感器芯片,并支持高动态范围成像。该芯片可以和动目标探测结合实现主被动融合探测,为实现低功耗、一体化、智能化的成像系统做准备。
本论文根据2D被动成像关于远距离和低功耗的应用需求,提出了一种基于SPAD模拟域的像素帧间感算技术。基于130nm标准CMOS工艺实现了一款基于SPAD模拟域计算的事件驱动型视觉传感器(Event-based Vision Sensor,EVS)芯片,该芯片支持动目标探测且具有64×64的像素规模,是目前已知的第一款在平面工艺下实现的SPAD模拟域EVS芯片(XD-DV66D1)。与需要先进工艺的数字域EVS方案和目前成熟的PD对数像素架构不同,该芯片采用模拟计数和电容分时复用结合的作差方案,实现了帧间强度的作差计算。通过提出的像素内阈值判别和电位抬升(Voltage Boost)方案实现强度变化的精确划分及事件判别,同时通过特定的数字综合方案实现了单比特数据的高速输出。该模拟域EVS芯片具有高于300Kfsp的读出速度,具有较低的片上资源消耗和动态功耗,能够满足实时检测、捕捉快速目标、低功耗的2D被动成像需求。
本论文围绕3D主动成像中由于高背景噪声导致探测效率降低的问题,提出了一种基于前馈交叉耦合振荡器的时域交织技术,基于130nm标准CMOS工艺实现了一款双模式多事件TDC芯片(X9648D)。该芯片通过一个支持模式切换的前馈交叉环形振荡器和使能产生电路实现。通过结合所提出的使能电路,在单环路的资源上实现了多环路的时域交织。结合所提出的自复位方案实现了约2ns的光子事件间的分辨率(Double-hit Resolution,DHR),从而有效地解决强光下由死区时间所造成的3D传感器探测效率降低的问题,相比于主流的多事件方案具有更低的资源消耗。单光子事件和多光子事件模式下的分辨率分别为80ps和160ps,且TDC芯片的面积仅为576μm2。
本论文根据3D主动成像中TDC阵列的分辨率受工艺、电压、温度(Process、Voltage、Temperature)影响而不一致的问题,提出了一种基于TDC的数字域感算校准技术,基于180nm标准CMOS工艺实现了一款低资源消耗的混合型分辨率校准电路(XD-CLTDC)。该芯片可以将TDC的精度控制到期望值(根据片外输入的参考频率控制码FCC),并将此时的控制电压通过缓冲器连接到阵列式TDC的电压控制端,使所有TDC的精度保持一致,从而提升3D传感器的成像效果。该校准芯片主要在电路层面上实现了数字码的计算。根据所提出的误差检测和LSB-First算法,将震荡频率通过逐次逼近的方式进行精确调控。本论文还提出基于共模电压和反馈电阻的调整方案,能够使DAC的输出覆盖更多的电压值。整个校准芯片的功耗和面积分别为15.24m W和120μm×100μm,相比于主流的锁相环校准方案具有非常低的面积和功率消耗,并将TDC的PVT稳定性提升了5至7倍。
本论文根据硅基SPAD传感器由于动态范围