教学课程资源库 更多>>

关键词： 心音信号   ECM   低噪声   信号调理   差分   信噪比  

摘要： 心音信号前端采集质量会影响后续分析处理。为提升信号质量，论文设计了一款低噪心音信号拾取电路，使用驻极体麦克风（ECM）改良电路与拾音结构获取信号，搭配仪表运放AD8226及优化后的高阶带通滤波器，抑制传输噪声及器件本底噪声干扰，提升心音信号信噪比（SNR）。先用Multisim软件与验证电路板检查电路基础功能，再用完整电路板对真人开展测试。在真人测试中，输出心音信号呈现的时域图S1、S2特征清晰明显，且SNR均值可达50.44 dB;FFT频谱图中信号能量集中分布在200 Hz以下，符合标准心音能量范围，且20 Hz～600 Hz范围外无能量尖峰，证明噪声已被有效抑制。测试结果表明：论文设计电路较同类型心音拾取电路SNR有所提升，有效增强了心音信号的拾取质量，具有实际应用价值。

关键词： 音频放大   FM调制   无线通信   报警电路  

摘要： 由于我国老龄化严重，独居老人的照顾成了重中之重的问题，为防止老人出事后无人在身边及时救援，因此需要一种检测报警装置以便及时通知家人。为此，本文提出了一种可检测声音信号的音频无线增强电路，该电路主要由前置放大电路、振荡调频电路、功率放大电路构成，通过话筒接收声音信号，再将其传递出去，可以实现最远10m距离的传输。本电路结构设计简洁，所用元件成本低廉，制作过程便捷，具备良好的可扩展性和实用性。

关键词： 电力电子   电路故障   诊断   支持向量机   金豺优化算法  

摘要： 为了提升电力电子电路故障诊断精度，文章提出了一种基于优化支持向量机(SVM)的电力电子电路故障诊断方法。以整流波形作为输入量，电路故障为输出量，采用金豺优化(GJO)算法获取了SVM的最优参数，构建了基于GJO-SVM的电路故障诊断模型。利用GJO-SVM模型对电路故障进行诊断，并将诊断结果与现有电路故障诊断方法进行对比，结果表明：GJO-SVM模型的诊断精度高达98.57%，相比WOA-PNN模型和IOOA-SVM模型分别提升5.07%和4.02%，对比分析结果验证了GJO-SVM模型在电力电子电路故障诊断方面的有效性。

摘要： 0背景印刷电路板（PCB）作为电子设备的重要组成部分，其制造质量直接影响产品的性能和可靠性。然而，在PCB的生产过程中，容易出现如缺失孔、开路、短路、鼠标咬伤等多种复杂的缺陷。传统的缺陷检测方法主要依赖于人工检测和基于规则的图像处理算法，但这些方法效率低、易受人为因素影响，且在检测小目标和形态复杂的缺陷时效果欠佳。近年来，深度学习方法，尤其是YOLO系列模型，如YOLOv5、YOLOv7等，在目标检测任务中表现优异。

关键词： LVDS接口   电荷泵锁相环   共模稳定性   噪声分析  

摘要： 在第五代通信、智能算法与无人驾驶系统的集群式创新推动下,全球数据生成速率正高速增长,传统单端接口技术因对共模噪声敏感、功耗效率低等问题已难以满足高速互联需求。本文基于SMIC 0.18μm CMOS工艺,设计并实现了高速高性能低压差分信号(Low-Voltage Differential Signaling,LVDS)接口电路,重点解决高速信号传输中共模稳定性、源同步时钟精度与功耗优化等问题。本设计主要研究LVDS接口中的驱动电路与源同步时钟产生锁相环电路两个模块。 首先,本研究针对高速互连系统的架构与信号完整性展开研究,重点探究传输线反射等寄生效应的物理成因及传播特性,为后续电路优化设计提供理论支撑。 其次,针对锁相环系统中的噪声、稳定性问题,简历线性相位模型分析参考时钟、鉴频鉴相器、电荷泵以及压控振荡器的噪声传递函数,通过三阶无源环路滤波器优化锁相环环路稳定性,实现相位裕度大于55°的稳定闭环特性。 然后,在LVDS驱动电路设计中,通过双电流源差分驱动架构结合共模反馈技术,实现350 m V差分摆幅输出同时,将共模电压稳定在1.25±0.04 V范围内。针对源同步时钟需求,提出电荷泵锁相环设计方案,采用轨到轨运算放大器优化电流匹配精度,三阶无源环路滤波器实现相位噪声抑制,同时压控振荡器通过差分延时单元结构实现0.2 V到1.8 V调频范围,且相位噪声低于-129 d Bc/Hz@1MHz。仿真结果表明该LVDS接口在1Gbps传输速率下源同步时钟峰峰值抖动小于6 ps,驱动电路最低功耗低于4 m W。 最后,版图设计采用对称匹配原则,关键模块如差分输入对管、电流镜阵列布局引入共质心结构与虚拟器件,降低工艺梯度误差。同时差分信号走线实现135°钝角走线,结合金属屏蔽层减少串扰。静电放电(Electrostatic Discharge,ESD)保护电路采用双二极管串联结构,布局隔离环以抑制闩锁效应。后仿真结果表明版图非理想效应控制有效,全工艺角与全温度条件下性能偏差与前仿真相比小于3%。

关键词： 印刷电路板   目标检测   YOLOv8   SRGAN   HGNet＿v2   GhostConv   注意力机制   损失函数   OpenCV  

摘要： 随着全球电子设备需求的持续增长,印刷电路板(PCB)作为电子设备的核心组件,其产量也在不断攀升。在工业场景下,大规模生产PCB和检测其表面缺陷成为了研究的热点。然而,在设备算力和存储资源有限的情况下,实现快速且精确的缺陷检测十分困难。在生产过程中,如果采集到的图像分辨率过低,会影响检测结果。基于深度学习的图像增强策略和目标检测技术为PCB表面缺陷检测提供了一种有效的方法,但现有的图像增强策略和检测模型存在精度有待提高,且占用的体积和计算资源较大的问题。为了解决这些问题,本研究选择了YOLOv8n和SRGAN作为基本模型,针对性的进行改进,并开发了一套印刷电路板缺陷检测软硬件平台,具体研究内容如下: (1)针对数据集的样本较少且多样性差的问题,本研究将公开数据集与企业自制数据集融合,并引入数据增强技术,对自制数据集进行重构。基于SRGAN模型,构建了针对PCB缺陷图像的SRGAN-P超分辨率网络模型,在残差网络架构中融入注意力模块,强化边缘特征的提取能力;同时将激活函数替换为Swish函数,以有效缓解梯度消失问题。与基础SRGAN模型对比,改进后的SRGAN-P网络使PSNR提升1.331dB,SSIM值提高0.027,显著增强了图像质量。 (2)针对YOLOV8n网络参数量和计算量较大的问题,设计了YOLOv8n-Edge轻量级检测网络。设计主干网络时,首先利用HGNetv2轻量化主干改进YOLOV8n网络,有效减少了计算量和参数量;随后采用幽灵卷积模块优化HGNetv2主干网络中的HGBlock模块,替换其包含的大量普通卷积,在轻量化和精度之间实现平衡。其次利用卷积模块参数共享机制,设计了轻量化检测头Head-Lite。改进后的YOLOv8n-Edge相较于YOLOV8n模型,mAP虽然下降了0.5%,但实现了参数量下降66%,计算量下降42%。 (3)针对轻量化改进带来的精度下降问题,通过优化注意力模块和损失函数,构建了YOLOv8n-EA(Edge-Attention)检测模型。首先在网络中嵌入坐标注意力模块(Coordinate Attention,CA),通过增强空间位置信息与通道信息的融合,显著提升了小目标检测的精度和细节捕捉能力,同时保持较低的计算复杂度。其次,损失函数作为轻量化检测模型提高检测精度的重要方式,最后改进模型的损失函数,结合MPDIoU和Inner-IoU损失函数的优点,设计了Inner-MPDIoU损失函数,相较于YOLOv8n模型,mAP提升了2.95%,参数量下降44%,计算量下降了45.98%,实现了性能与效率的协同提升。 (4)基于上述研究,开发PCB缺陷检测平台,首先搭建视觉检测硬件系统,优选关键部件;随后设计软件界面,研究数据传输方式及通信协议,构建检测框架。利用Python结合QT Designer开发了“印刷电路板缺陷智能检测系统”,实现对PCB表面六种缺陷的实时监测。最后,通过实验验证系统的实际性能,设计了漏检自动评估代码输出漏检率,结果显示本文算法在检测精度和速度上表现出色,充分满足实际应用需求。

关键词： 太赫兹   行波管   慢波结构   模式竞争   超材料  

摘要： 太赫兹电磁辐射因独特的频谱特性,在医疗诊断、空间探测、高速通信等领域极具应用潜力。但实现其产业化应用的关键,在于高性能辐射源的突破。真空电子器件凭借高的功率、稳定的辐射输出优势,成为太赫兹辐射源的研究首选,其中行波管以大功率、宽带宽和长寿命特性,在太赫兹领域占据核心地位。然而,在太赫兹行波管中,慢波结构面临着结构尺寸小、传输损耗大、耦合阻抗低、模式竞争等诸多挑战。针对这些问题,本文提出了三种新型太赫兹慢波电路,并深入研究了它们的工作特性。 首先,本文提出一种E面加载正弦波导。该结构由正弦波导演化而来,在正弦波导的两个E面上交错加载矩形栅。矩形栅与正弦栅相互交错,天然电子注通道位于二者之间。相较于传统正弦波导慢波结构,E面加载正弦波导慢波结构具备更优异的特性。高频仿真研究显示,在相同色散条件下,其通带比正弦波导慢波结构扩展了超过33GHz。在195-255GHz频率范围内,E面加载正弦波导慢波结构的耦合阻抗也超过了正弦波导慢波结构。通过PIC结果进一步分析可知,当工作电压为19.5kV、带状电子注电流为145m A时,E面加载正弦波导行波管可达到最大饱和功率132.7W,3dB带宽超过50GHz。 其次,针对行波管慢波结构易引发模式竞争的难题,本文提出了加载超材料吸波器和模式选择电路方案。以交错双栅为研究对象,精心设计超宽带超材料吸波器。通过深入分析单元结构与参数特性,成功拓宽其带宽,使其能够精准覆盖交错双栅的次高模。在交错双栅的基础上,引入超材料吸波器与模式选择电路,提出了超-异构慢波结构,有效抑制了杂模干扰。该设计不仅确保工作模式不受干扰,还能高效吸收高次模。在传输特性研究中,选用锥型渐变结构耦合器,显著增强了滤波和吸波效果。仿真结果表明,该结构对高次模抑制作用明显,对工作模式传输几乎无影响。利用PIC仿真进一步验证,结果显示超-异构行波管在特定频率区间内性能卓越,能有效抑制模式竞争,大幅提升行波管性能,为太赫兹行波管的发展提供了切实可行的技术方案,有力推动了太赫兹技术在相关领域的应用与发展。 最后,本文提出一种基于超-复合槽慢波结构的人工表面等离激元(SSPP)模式平面慢波结构。该超-复合槽慢波结构采用人工表面等离激元(SSPP)模式,有助于增强注波互作用区域的纵向电场,在340GHz时实现第一阶空间谐波的平均耦合阻抗超过4.7Ohm。此外,运用双电偶极模型阐明了超-复合槽慢波结构产生的场增强物理机制。同时,结合场分析提出一种有效策略抑制反向波振荡。进一步的PIC结果表明,在10.6kV电压和50m A电流的双带状电子注条件下,最大饱和输出功率可达到26.7W,频率为341GHz,对应的单位长度增益为1.93dB/mm,电子效率为2.52%。得益于如此高的单位长度增益,慢波电路的总长度仅为10.8mm,远短于同频段传统行波管的长度。这些指标表明,超-复合槽慢波结构在太赫兹集成电路的太赫兹放大器核心应用中极具潜力。 综上所述,本文提出的三种新型太赫兹慢波电路在性能上均展现出明显优势,有效应对了太赫兹行波管慢波结构面临的挑战,为太赫兹技术的进一步发展与广泛应用奠定了坚实基础。

关键词： 轨至轨   ADC前端电路   逐次逼近型模数转换器   修调   校准  

摘要： 随着电子技术的不断的发展与迭代,电子产品从需要繁多的无源器件构成的PCB电路到逐渐全功能集成与单系统级芯片（System on Chip,SoC）。SoC的产品除了有对模拟信号处理的能力之外,亦需要有处理数字信号能力。而模数转换器（Analog-to-Digital Converter,ADC）可以将模拟信号量化为数字信号进行处理,在数字集成成本更低的先进工艺当中,愈发的重要。 本研究旨在设计一款通用于SoC当中的轨至轨（rail-to-rail）高速高分辨率的逐次逼近型（Successive Approximation Register,SAR）ADC,同时对ADC前端的轨至轨输入缓冲器和高速参考电压缓冲器定制化设计。本文首先对ADC基础理论进行分析,基于对ADC的要求对整体架构和指标给出了分析;在系统的非理想因素中,从噪声、失配、失调三个角度分析电路设计的要点,研究首先对系统整体的噪声分析进行建模、对比较器的失调进行消除。设计中电容阵列对噪声和失配、寄生最为敏感,首先对单位电容大小选取进行分析。根据电容工作原理和修调与校准原理,本设计提出了6+8的分段电容阵列,使用低段电容同时完成冗余、修调和校准。基于速度和精度的要求,本文设计了适用于高速高精度SAR ADC的前端电路以及采样开关。对于单调开关时序工作点无法满足轨至轨的采样需要的问题,本文提出了分裂电容加单调下降的开关时序保证比较器工作点的稳定。根据电路对高速和高精度的要求,比较器中使用失调消除技术降低失调和噪声的影响。根据电路对高速的要求以及从功耗降低的需求下,本设计通过使用异步SAR逻辑和开窗SAR逻辑以及冗余电路来保证低功耗以及高速的需求。最终,根据基本电学原理与芯片加工中寄生以及工艺梯度的影响,设计对单位电容进行定制化设计、对电容阵列及整体的布局进行规划。 本设计基于90 nm的工艺平台实现,最终设计了一款采样率为4 Msps,采样精度为12 bit的Rail-to-Rail SAR ADC及其前端电路,其有效电压摆幅为0 V～3.3V。整体功耗为1.48 m A,其中ADC的动态功耗为442μA。SAR ADC及前端的整体面积为0.055 mm2,其中输入缓冲器的面积为0.016 mm2,参考电压缓冲器的面积为0.009 mm2,SAR ADC的面积为0.03 mm2。在流片测试的结果中,未进行修调,未打开数字校准的情况下,电路INL为10 LSB、其有效位数为9.3 bits,在进行了修调和数字校准之后,电路INL小于1 LSB,有效位数约为10.89 bits。