教学课程资源库 更多>>

关键词： Mikusinski算符   二端网络   四端网络   阻抗  

摘要： 基于Mikusinski算符在计算方面的便捷性，将该算符应用于电路网络理论。首先介绍了Mikusinski算符系统的基本概念及相关定理，并利用算符与函数之间的互化关系将电流微分方程转化为算符方程。随后推导出电路网络中电压、阻抗等的算符表达式，形成一套基于算符体系的电路网络模型。通过研究基本二端网络的短路电流和一端短路的四端网络稳定电流这两个实例，来验证所提出方法在解决实际问题时的有效性。

关键词： 深度学习   缺陷检测   机器视觉   印刷电路板   RT-DETR  

摘要： 随着电子信息产业的快速发展,印刷电路板(Printed Circuit Board,PCB)作为电子产品的重要组成部分,其制造精度和产品质量要求不断提升。然而,传统的人工目视检测和自动光学检测(Automated Optical Inspection,AOI)在检测精度、实时响应和泛化能力方面仍存在诸多局限,难以满足现代工业生产对高效、高精度检测的严苛需求。为此,本文围绕基于深度学习的PCB表面缺陷检测技术展开研究,设计并实现了一套集成化、智能化的自动检测系统,融合了机械结构、图像处理、软件架构及嵌入式控制等多个领域,旨在提升PCB缺陷检测的准确性与自动化水平,具有重要的工程应用价值与研究意义。 本文围绕基于深度学习的PCB表面缺陷检测技术展开研究,主要工作包括以下三个方面: (1)PCB缺陷检测硬件系统的研究与设计:本文构建了一套高度集成、功能完善的PCB缺陷检测硬件系统,系统设计兼顾结构紧凑性与工业实用性,全面阐述了装置的总体架构与工作机制。针对实际工业环境下的高精度、高稳定性需求,优化设计了机械平台、图像采集组件与控制电路,确保设备在高速、高负载条件下仍具备出色的响应能力与运行稳定性。关键部件如工业相机、镜头、光源与传感器均采用工业级高性能产品,经过严谨选型与参数匹配,保证图像采集过程具备高分辨率、低噪声及高帧率的技术优势,为后续图像处理与深度学习模型提供坚实的数据基础。 (2)基于深度学习的PCB缺陷检测算法研究与优化:基于RT-DETR模型,本文提出了改进型RTDETR-Dy Sample-Ret Block-DA-ACFN(简称RTDETR-DRDA)模型。主要创新包括:在CCFM采样阶段引入动态上采样模块Dy Sample,实现采样自适应优化;将传统Rep C3结构升级为Ret Block,显著增强特征提取能力;在特征金字塔中融合HCFNet的DASI模块,构建DA-ACFN结构,有效强化多尺度特征表达与信息融合。实验结果显示,改进模型在自建及公开数据集上均实现了更高的检测精度和更低的模型复杂度,兼具卓越的实用价值和良好的扩展潜力。消融实验进一步验证了各模块对整体性能提升的关键贡献。 (3)PCB缺陷检测软件系统的研究与实现:开发了一套基于Visual Studio 2022与Win Form框架的PCB缺陷检测软件系统,涵盖参数初始化、图像采集、图像预处理、缺陷识别及结果展示五大核心模块。图像预处理模块通过高效去噪和增强算法显著提升图像质量,保障后续识别的准确性。缺陷识别模块创新性地融合深度学习模型与传统图像分析技术,实现多类别缺陷的精准检测。结果展示模块采用直观可视化界面,实时反馈检测结果,极大提升了系统的交互性和用户操作体验,确保用户能够快速定位与分析缺陷问题。 综上所述,本文提出的基于深度学习的PCB缺陷检测方案,在检测精度与系统性能方面均取得显著提升,为工业自动化检测提供了技术支撑,并为智能制造与质量控制系统的进一步发展奠定了坚实基础。

关键词： 尾绳收放线   绞磨机   同步电路  

摘要： 主要针对现有尾绳收线装置自动化程度低，需要人为控制收放线方向与速度的问题，设计了一种能够配合绞磨机实现方向和线速度同步的自动化尾绳收线装置。对比现有装置，该装置不但增加了自动化功能，而且增加了可视化人机交互功能。模拟实验中，自动化尾绳收线装置能够与绞磨机接近同步，同步时延缩短到0.25 s以内。

关键词： 缺陷检测   注意力机制   损失函数   差异化加权  

摘要： 针对印刷电路板（PCB）表面缺陷小且与背景特征相似导致传统检测算法准确度低等问题，提出一种基于多尺度融合优化的PCB缺陷检测算法。在YOLOv8基础上，在主干网络特征融合层末端引入Swin Transformer模块捕捉全局信息，增强细节与整体特征理解。在backbone中嵌入全局注意力机制（GAM）聚焦目标区域，降低背景干扰。采用WIoU损失函数代替原来CIoU，通过差异化加权，增强了模型在小目标及复杂背景下的回归性能。在PCB＿DATASET和DeepPCB两个数据集上，对不同算法进行对比实验，该算法在PCB＿DATASET和DeepPCB数据集上检测精度分别较YOLOv8提高3.64百分点和2.42百分点，显著提升了缺陷识别的准确性。

关键词： 图像处理   文本识别   文本检测   OCR   DBNet   SVTR  

摘要： 微电子组装技术的发展推动组装电路的类型和产量不断增长，因此作业智能化水平亟需提升，且需对每只电路的生产状态进行实时追踪记录。基于DBNet和SVTR网络模型的电路管壳批号识别系统采用端到端的光学字符识别（OCR）模型，结合分布式技术进行相关硬件部署，可实现作业任务单智能生成、作业自动记录、作业过程智能化闭环管理等功能，提升了微电子电路生产过程的智能化水平。

关键词： 上电复位电路   电流比较器   分压电阻   迟滞  

摘要： 随着数字电路模块的复杂程度越来越高，上电复位（POR）电路对于在启动时初始化数字逻辑到已知的状态至关重要。基于0.18μm工艺设计了一种新型POR电路，该POR电路基于带启动电路的电流偏置结构，电源上电更稳定，而且增加了使能端，使电路可用于低功耗场景，此外，电流镜技术和分压电阻的运用，不仅使电源阈值调节简单，还增加了迟滞，降低了输出回路的电源噪声。

关键词： 集成电路   对准套刻   工艺波动   测量和反馈   人工智能  

摘要： 集成电路芯片制造技术是现代社会的核心和基础，对芯片设计图形的准确制造需要克服图形分辨率、图层间对准套刻精度和芯片制造产率等方面的困难，特别是芯片制造过程中的套刻误差已经成为芯片良率的主要影响因素。对套刻误差的起因、测量方法、反馈算法、控制要素等进行详细综述，让工程师以更全面的视角看待这一问题尤为重要。本文综述了芯片制造过程中的对准套刻技术难点，特别是先进工艺对套刻误差的指标需求，工艺波动所带来的套刻精度下降、测量准确性降低和匹配误差控制难度增加等，并梳理了提升套刻精度和控制质量的一系列方法和算法，从测量方法、补偿模型、标识筛选、人工智能综合、自对准工艺等角度梳理了影响套刻的因素、降低套刻误差和提升工艺鲁棒性的方法。通过剖析工艺波动和芯片套刻误差之间的关系，为我国集成电路装备和工艺开发提供参考，并以多要素协同发展的方式提升芯片制造良率。

摘要： ~~

关键词： 热敏电阻   像素级数字化   背景电流抑制   PFM型ADC   电荷复位  

摘要： 随着红外成像技术的飞速发展,非制冷红外焦平面探测器凭借无需低温制冷、低成本等优势,已成为红外成像领域的主流选择。在非制冷红外焦平面探测器中,热敏电阻型探测器（如微测辐射热计）是目前应用最为广泛的探测器类型。同时,传统红外读出电路（Read-Out Integrated Circuit,ROIC）在动态范围、帧频以及抗干扰能力等方面逐渐面临瓶颈。为突破这些限制,像素级数字化ROIC应用而生,并成为提升红外焦平面探测器性能的关键技术。因此,深入研究热敏电阻型红外焦平面像素级数字化ROIC,对于提升非制冷红外焦平面探测器的整体性能、降低成本具有重要的理论和实际意义。 本文设计了一款应用于热敏电阻型红外焦平面的像素级数字化ROIC,其阵列规模为640×512,模数转换位数为14位,帧频为120 Hz,像素面积为17×17μm2,像素级数字化ROIC平均功耗4.54μW,整体阵列平均功耗372 mW。主要研究内容如下: 为满足热敏电阻像元偏置要求,采用直接注入输入级方案。在像素级模数转换器（Analog-Digital Converter,ADC）方案设计中,经过对比常见像素级ADC,选择了模数转换关系线性的PFM（Pulse Frequency Modulation,PFM）型ADC实现模数转换。针对热敏电阻型像元背景电流较大的问题,提出了背景电流抑制方案抑制95%的背景电流,显著降低了ADC的位数要求,减少了量化资源的需求。为突破像素面积限制,提出2×2宏像素分时复用一套像素级数字化ROIC的方案,缓解了面积压力。同时,为实现数据高效输出,提出了“行同步”输出方案。此外,本文对PFM型ADC的非理想因素进行了深入研究,并提出了使用电荷复位方式来解决传统电压复位方式带来的影响。通过Simulink行为级建模与仿真,验证了方案的有效性,为后续电路设计奠定了基础。 本文采用0.18μm CMOS工艺在Candence平台中完成了像素级数字化ROIC的电路设计与仿真。仿真结果表明,其转换线性相关系数R2高达99.99%,像素级平均功耗为4.54μW,整体阵列平均功耗为372 mW,各项性能指标均达到设计要求。