关键词:
忆阻器阵列电路
压缩感知
存内计算
摘要:
压缩感知忆阻器阵列近年来被用于图像压缩和神经信号采集等高维稀疏信号处理任务。忆阻器作为新型非易失性器件,具备在模拟域内执行矩阵向量乘法的能力,为实现压缩感知的存算一体化提供了高效且能耗低的解决方案。然而,当前忆阻器阵列在实际应用中仍面临诸多挑战,包括写入状态的随机性、非线性电导响应以及器件间一致性差等非理想特性,显著制约了系统的计算精度与稳定性。为此,本文首先提出一种具备稳定工作区间映射机制的单忆阻器建模方法,通过限定有效阻态范围以降低状态波动带来的误差。随后,设计了一种具备补偿机制的单排忆阻器阵列电路,显著提升了抗干扰能力,完成了压缩感知中稀疏抽样的关键计算任务。最后,本文对压缩感知忆阻器阵列进行了跨平台联合仿真。论文主要研究内容如下:
(1)基于忆阻器的工作原理,完成非理想通用Ta O忆阻器的网表建模。在Ta O忆阻器的工作范围内,明确限定稳定阻态区间,建立输入电压与忆阻器电阻的映射关系。
(2)通过结合振荡开关并利用单一忆阻器的可编程工作范围,完成单排忆阻器阵列设计。该阵列电路可以实现压缩感知中的稀疏采样功能,稀疏信号的权重映射为忆阻器电导。同时,为提高电路的稳定性,防止因偏置积累引发的输出漂移或饱和,提出一种用于动态补偿输入信号直流偏置的方法,完成了补偿型单排忆阻器阵列电路设计。仿真结果显示,乘法运算的残差电流被抑制在10-6量级,积分运算的残差电压被抑制在10-3量级。补偿型电路的残差电流峰值缩减为未补偿电路的三分之一,残差电压峰值缩减为未补偿电路的二分之一。
(3)设计了一种8×8可扩展的二维忆阻器阵列电路,结合分布式虚拟地与动态基线校准技术,有效提升了阵列在非理想器件条件下的鲁棒性,实现了压缩感知中测量矩阵权重的模拟输入功能,并在一定程度上以模拟电路方式替代了传统的数字计算架构。此外,本文进一步构建了LTspice–Matlab跨平台协同优化架构,用于非线性信号和灰度图像仿真测试。仿真结果表明,在压缩感知重建任务中,所设计的阵列电路完成单次信号处理的时延为2.668 ms,非线性信号的平均重建信噪比为28.73 d B,与理论值误差小于1 d B,信号重构成功率在一百次测试中高达99%。在灰度图像仿真中,经电路处理后图像恢复精度可达92.41%以上,验证了所设计电路在实际压缩感知应用中的有效性与稳定性。