教学课程资源库 更多>>

关键词： 埋置元件印制电路板   多层板   ED-PCB  

摘要： 0引言埋置元件印制电路板（ED-PCB）属于特种PCB，其制造方法是在已有多层板，包括积层多层板（HDI板）工艺，于内层添加元器件而形成。有关ED-PCB的概念和类型在本刊上期文章中已作陈述，以下按照埋置元器件类型介绍不同的制造方法，主要将元器件置入PCB内层，经积层埋置于多层板内部。不再赘述与多层PCB相同的工艺过程。1 EPD-PCB制造方法埋置无源元件印制板（embedded passive devices-printed circuit board,EPD-PCB）的制造方法有以下2种：一是PCB内层埋入已知好元件（known good component,KGC），构成EPD-PCB；二是内层埋入相应材料制作出元件，该类元件通常呈膜状，分为厚膜和薄膜，构成EPD-PCB。

关键词： 深度学习   目标检测   注意力机制   自适应融合   YOLOv8  

摘要： 随着电子制造业的快速发展,印刷电路板(PCB)的质量对电子产品的性能和安全性至关重要。传统PCB缺陷检测方法(如机器视觉和图像处理)虽然取得了一定成果,但在检测精度、速度和适应性方面仍存在不足。近年来,深度学习在图像识别领域展现出显著优势,为解决这一问题提供了新的可能。因此,本文基于深度学习技术,研究一种高效、准确且适应性强的PCB缺陷检测方法,以满足现代电子制造行业对质量与效率的更高要求。主要研究内容如下: (1)选用北京大学公开的PCB缺陷检测数据集作为基础数据集共693张图片,包含6种缺陷类型的标签数量。考虑到原始数据集的规模相对较小,为了增强模型的鲁棒性和稳定性,我们对原始数据样本进行了数据增强操作。具体采用了包括光照调节、区域截取、位置偏移、角度变换、对称翻转、噪声注入以及局部遮挡等多种技术手段。在经过数据增强后,数据集达到了11361张,极大地丰富了数据集的多样性和覆盖面。 (2)针对PCB缺陷检测中细小缺陷难以检测的问题,本文设计了一种改进的YOLOv8网络模型,通过Swin-Transformer替换YOLOv8的骨干网络,以提取具有丰富全局上下文信息和差异化特征的多尺度特征信息。为了有效降低背景噪声等冗余信息的干扰,在检测网络前端嵌入了Tripplet注意力模块。该注意力机制通过三重特征交互,使网络在提取海量特征时能够有效过滤非关键信息,从而提升对细微缺陷的识别能力,实现更精准的检测效果。并且本文在Head部分采用了ASFF自适应融合不同尺度的特征图,以进一步提升检测效果。实验结果表明,优化后的模型在平均精度(m AP)指标上达到89.9%,较基线方法提高了3.3%。这一提升证实了改进方案的有效性。 (3)为了进一步满足实时检测的需求,对YOLOv8模型进行了优化,为了在保持较高准确度的情况下降低计算的复杂度,在网络中引入了C2F＿Faster模块,该模块能够快速处理图像特征并减少冗余计算,从而显著提高模型的运行效率。此外,为了增强模型对细小缺陷的识别能力,采用了Wasserstein距离作为损失函数的一部分,以更好地衡量预测框与真实框之间的差异,特别是在处理重叠或相邻目标时能提供更精确的匹配度预测。这种改进不仅有助于加快收敛速度,还能有效提升对于微小目标的定位精度。实验结果表明,改进后的算法实现了较高的平均精度(m AP为85.6%),并显著提高了模型的检测速度(96.2FPS),从而验证了改进方法的有效性。

关键词： 智能网联汽车   电路系统架构   关键技术  

摘要： 本文探讨了智能网联汽车电路系统的架构设计、关键技术及优化方法。首先，从电源系统、照明系统、通信系统与安全系统四大模块解析了电路基础架构；其次，阐述了电路设计流程中的功能需求定义、拓扑结构选择、设备选型、仿真验证及实施优化，提出了电气设备选型与布局优化、线路防护强化、拓扑与参数设计等核心优化策略；最后，围绕感知技术、决策技术、控制技术以及智能网联分级应用，分析了当前技术瓶颈与发展方向。

关键词： 集成电路企业   政府纵向项目   提升立项率  

摘要： 随着集成电路产业的迅速发展，政府纵向项目成为重要推动力。本文探讨集成电路企业在政府纵向项目中立项率的影响因素，并提出提高参与度和成功率的方法与策略。研究表明，提升立项率的关键在于完善内部管理、技术创新、市场预判及与政府沟通。企业应关注行业动态，布局前沿技术，契合政府导向，整合资源提高申报成功率。政府应侧重企业创新潜力和市场前景，简化申报流程。本文为集成电路企业提升立项率提供系统性思路，对企业理解应用政府资源、增强竞争力、提升科技水平和经济增长、推动行业可持续发展具有实践意义。

关键词： 太赫兹单片集成电路   高频电热二极管模型   有源无源解耦   输出可调倍频技术   紧凑型功率合成匹配技术  

摘要： 太赫兹信号的产生与接收是太赫兹技术的核心问题,采用单片集成形式的高性能、高集成收发组件是太赫兹技术发展的必然趋势。因此,研究太赫兹单片集成电路对于未来太赫兹高速通信和高分辨率感知成像系统的发展具有重要意义。目前,基于肖特基二极管(Schottky Barrier Diode,SBD)和磷化铟基高电子迁移率晶体管(InP High Electron Mobility Transistor,InP HEMT)的器件体系是太赫兹单片集成电路的主流研究方向。而与传统微波单片集成电路相比,太赫兹频段的高频特殊物理效应和高频分布式效应更加显著,限制了器件模型的准确性;高频高次模的产生以及场路联合迭代仿真增加了电路设计的时间;高频电路损耗的增加和工艺成本的上升则迫切需要开发新型电路架构,以实现高性能高集成的单片电路。 本文围绕上述关键问题,通过精确器件模型、电路设计方法及创新电路架构的递进式研究路径,深入研究了肖特基二极管的高频电热模型、InP HEMT的分布式小信号模型、有源与无源解耦的电路设计方法、新型输出可调倍频技术、紧凑型功率合成倍频技术,以及InP HEMT有源/异质集成无源电路等太赫兹单片集成电路的关键技术。主要研究内容包括: (1)肖特基二极管高频电热模型研究。提出了一种高频电热二极管模型,综合考虑了二极管高频与高功率状态下的涡流效应、趋肤效应与自热效应,攻克了传统经验基二极管模型在高频大功率倍频器设计中准确性较低的难题。相比于传统二极管模型,采用该高频电热模型设计验证的太赫兹高效率单片三倍频与宽带混合集成三倍频,仿真与实测一致性分别提升了20%和80%。 (2)InP HEMT分布式小信号模型研究。利用4种去嵌图形开展了去嵌入技术研究,验证的P-T-O去嵌入算法得到了准确的InP HEMT器件数据。提出了一种基于5种全波仿真辅助器件结构的分布式小信号模型,解决了模型寄生参数多值性、无物理意义解与算法优化繁琐的问题。该参数提取方法通过实际还原器件尺寸,并构建相应的等效电路与求解算法,从外到内实现了寄生参数的剥离与求解。固定寄生后,在0-40 GHz范围内小信号模型实现了两种尺寸下多偏置下误差4%以内精确拟合,并扩展至D波段在减薄50μm衬底上进行了器件测试数据验证。 (3)有源无源解耦的电路设计方法。针对工作在波导环境的太赫兹倍频电路以及平面传输线环境的HEMT单片电路,提出了一种通用的基于有源-无源解耦的电路设计方法,避免了传统电路设计方法的划分冗杂性、匹配局限性以及迭代重复性等问题。利用该方法可以在设计初就指向最佳性能,大幅地提升了电路拓扑结构设计的灵活性,同时可以计算每部分的匹配损耗为电路的各部分优化提供了依据。 (4)新型输出可调倍频技术。提出了一种基于波导可拆卸组装的倍频架构,化解了太赫兹倍频电路的带宽-效率固有矛盾,通过可重复组装的内嵌输入波导匹配腔体与多频段输出匹配单片实现了单个倍频电路在多频段的高效率输出。同时,研究了输入匹配波导拆卸过程中,无接触法兰技术与腔体缝隙对嵌入阻抗与传输损耗影响。所研制的WR5频段可调输出倍频器,实现了可调节的170-183-220 GHz三个频段高效率输出,在150 m W输入功率下,三个频段的峰值效率分别为38%、34.5%与22.3%。进一步地,对该款单片研究了紧凑型功率合成技术,提出了一种基于波导T型结匹配的功率合成倍频器架构,将功率分配与阻抗匹配功能集成到波导T型结中,解决了传统功率合成倍频器腔体枝节多,阻抗匹配复杂的问题。基于该架构的两路功率合成倍频器在500 m W输入下,在168-189 GHz带内平均输出80 m W,并在182 GHz峰值输出107.8 m W,带内平坦度低于1.26 d B。 (5)InP HEMT有源电路与异质集成无源电路研究。针对太赫兹单片集成电路设计中版级仿真失效与设计复杂等问题,搭建了全三维电磁仿真布线环境,分析了减薄50μm衬底下的传输线单模传输条件与无源组件寄生效应,开展了D波段InP HEMT的小信号放大器研究,测试结果显示该三级放大器在110-137 GHz范围内增益大于15 d B,110-147 GHz范围内增益大于为10 d B。针对单InP衬底的片上传输高频损耗问题,开展了苯并环丁烯(Benzocyclobutene,BCB)异质集成架构与BCB薄膜低损耗传输线研究。给出了现有工艺条件下,低传输损耗(～1 d B@mm)与宽阻抗选取范围(25Ω-110Ω)的BCB薄膜传输线尺寸,并在220-325 GHz频段验证了基于该传输线设计的2路,4路功率合成网络与滤波器的性能。

关键词： 集成化光纤陀螺   全集成架构   2.5D堆叠   零偏稳定性  

摘要： 随着光纤陀螺不断小型化，对信号处理电路的尺寸、功耗、精度、成本等综合性能要求越来越高，传统分立器件方案难以满足集成化光纤陀螺的需求。提出了一种光纤陀螺信号处理全集成架构，具备前级调理及采集、可编程数字信号处理及存储、数模转换及驱动、通讯等功能，支持信号斩波和第二回路控制功能。采用2.5D堆叠及系统级封装（SiP）技术实现高密度集成，尺寸仅为14.0mm×14.0mm，相较于同等性能分立器件方案，所提方案的印制电路板（PCB）整体尺寸缩小约20%，在30mm×30mm×30mm光纤陀螺中三温零偏稳定性≤0.18(°)/h(10s)，具有集成度高、尺寸小、成本低等优点，为光纤陀螺小型化提供了有效技术方案。

关键词： 集成电路   互联网   技术融合  

摘要： 阐述集成电路与互联网技术的特点以及两者的融合机制，分析互联网技术应用中的问题。分析表明，两者协同可显著提升电子产品性能，增强市场竞争力。

关键词： 电路设计   压电能量提取   SSHC   有源二极管   双阈值管理  

摘要： 阐述一种基于同步开关电容翻转（SSHC）技术的高效、低功耗压电振动能量提取和管理电路设计。该电路由能量提取接口电路、电能管理电路和低功耗基准源等部分组成。能量提取接口电路采用SSHC技术，快速翻转压电元件两端的电压，减少了翻转过程中的能量损耗，并结合有源二极管进一步降低整流电路的导通压降，从而实现了高效能量提取。电能管理电路通过双阈值电能管理和输出LDO实现，nA级电流偏置和亚阈值工作状态确保了电路的低功耗特性。该电路采用TSMC 0.18μm BCD工艺进行设计和仿真，结果表明，能量提取接口电路的电压翻转效率达到87.3%，能量提取功率是全桥整流（FBR）电路的4.06倍，电能管理电路的效率达到84.62%。