教学课程资源库 更多>>

关键词： 钢桥   应力监测信号   巴特沃斯低通滤波器   疲劳剩余寿命评估  

摘要： 根据钢桥应力监测实际特点,利用MATLAB数字滤波工具,设计了巴特沃斯低通数字滤波器;总结了数字滤波器中各参数对钢桥应力监测信号滤波效果的影响,最后设定合理滤波参数,对钢桥应力监测信号进行数字滤波,获得了较好的效果,提高了钢桥疲劳剩余寿命评估的精度.

关键词： Matlab   窗函数法   频率采样法   Parks-McClelan法   简单整系数   数字滤波器  

摘要： 由于FIR DF的多种特性使其在数字通信、图像传输、雷达、地震勘探等方面广泛的应用。文章基于Matlab的FIR DF的设计,给出了三种常用的设计方法,即窗函数法、频率采样法和Parks-McClelan法,同时给出了设计简单整系数滤波器的方法,此方法仅供参考。

关键词： 二阶节   IIR数字滤波器   FPGA  

摘要： 介绍一种使用二阶节级联方法在FPGA上实现任意阶数的IIR(无限脉冲响应)数字滤波器的原理和方法。首先在Matlab软件的Simulink仿真工具箱上设计了符合要求的滤波器,进一步通过VerilogHDL硬件描述语言加以描述,最后在Altera公司的QuartusⅡ软件上实现了IIR滤波器的设计、综合和仿真。这种设计方案的选择使得最终的设计产品具有更好的灵活性和适应范围。

关键词： FIR滤波器   最小二乘法   FPGA   分布式算法   CSD码  

摘要： 分数延迟FIR数字滤波器有能通过改变延迟因子而方便地改变频率响应特性的优点,已经被广泛应用于语音编码与合成、数字通信、音频技术等领域。但是分数延迟FIR数字滤波器对其系数变化十分敏感且其系数无对称关系,所以实现相同阶数的分数延迟FIR数字滤波器与普通FIR数字滤波器,实现分数延迟FIR数字滤波器消耗的硬件资源多得多。所以硬件实现高阶分数延迟VDF FIR数字滤波器很难,FPGA的出现改变了这一现状。 FPGA有丰富的内部逻辑资源和布线资源且并行执行程序,非常适合用于细粒度高和高并行度结构的FIR数字滤波器的实现。采用FPGA实现电子电路时,只需通过改变程序设计,就能改变设计的功能,而不必从头重新设计,且设计的可移植性好。所以FPGA开发电路,不仅开发时间短,开发成本也低。 本文主要开展了以下工作:首先,运用加权最小二乘法设计分数延迟FIR数字滤波器。把分数延迟FIR数字滤波器系数表示为分数延时量的多项式,对由多项式系数构成的矩阵进行行拉直,使之成为行向量以方便计算;用积分计算目标误差函数,相对于利用大量离散点值求和的方法,精度更高;求解拉直行向量时,采用矩阵三角分解,并合理调整计算顺序以避免病态计算。 其次,提出分布式算法和CSD码量化设计分数延迟FIR滤波器。分布式算法设计分数延迟FIR滤波器是将乘法运算转换为查找表操作并结合流水线技术节省硬件资源,提升处理速度。CSD码量化滤波器系数使其表示码中0最多,运算中结合加法树。这样设计实现滤波器的硬件规模会大大减少,运算速度也会提高。 最后,在Quartus II 7.1软件中综合与仿真,并在Altera公司EP2S60F1020C4目标器件上实现,CSD码量化实现分数延迟FIR数字滤波器的硬件规模较分布式算法实现的大,fmax达到了52.5MHz,而采用分布式算法实现分数延迟FIR滤波器时,fmax达到了83.98MHz。 本文对加权最小二乘法设计分数延迟FIR数字滤波器的算法进行优化,使设计的滤波器精度更高,复杂度更低,并分别基于分布式算法和CSD码量化滤波器系数法硬件实现分数延迟FIR数字滤波器。设计滤波器与硬件实现探索了一些新的途径和方法,具有一定的理论意义和工程应用价值。

关键词： MATLAB   FIR   数字滤波器  

摘要： 为了简化滤波器设计的过程,方便调整滤波器的参数,提出了基于MATLAB平台中滤波器设计与分析工具箱设计FIR数字滤波器。阐述了数字滤波器的基本原理和滤波器设计的详细步骤,并进行仿真。结果表明:所设计的滤波器可以有效抑制干扰信号,提高信噪比;整个设计过程简单,易于根据需求调整滤波器的参数,适用于工程实践。

关键词： 模拟滤波器   全集成   运算放大器   全差分   信号流图法  

摘要： 本文在系统地研究了国内外全集成连续时间滤波器设计方法的基础上,总结并提出了基于元件级模拟的正则信号流图(SFG, Signal Flow Graph)集成滤波器设计方法。文中运用所提出的方法,给出了基于元件级模拟的含有传输零点的带通滤波器、全极点高通滤波器、含有传输零点的高通滤波器、全极点带阻滤波器和含有传输零点的带阻滤波器的SFG,并对各种SFG的有源实现用SPICE进行了仿真验证和敏感度分析,取得了一些成果。本文的主要创新点有: 1.系统地提出基于元件级模拟的正则SFG滤波器设计方法。该方法有三种选择流图结点的方式,文中称之为结点电压法SFG模拟、网孔电流法SFG模拟和结点电压和网孔电流的混合SFG模拟。对于同一个梯形原型应用不同的流图结点选择方式,可以得到不同的电路拓扑结构。 2.提出了选择流图结点方式时应遵守的原则。按照文中提出的原则选择流图结点,可以解决Δ型电容环路和T型电感割集带来的非正则问题,得到正则的跳耦滤波器拓扑结构。所提出的低敏感度正则带通滤波器电路拓扑,成功地用于带有有限传输零点的高阶集成带通滤波器设计,具有很强的工程应用价值。 3.通过比较不同拓扑结构的敏感度特性,总结并提出了应用该SFG设计方法时,影响所综合有源滤波器幅频特性的三个主要因素:流图的正则性、电路拓扑的跳耦对称性和RC元件参数分布范围。为减弱RC元件参数分布范围对滤波器幅频特性的影响,提出应用Norton变换改善无源梯形电路的元件分布范围,变换后的梯形电路仍然适用基于元件级模拟的正则SFG方法,最终得到的有源电路可成功地改善滤波器的幅频特性。 4.提出了基于元件级模拟的SFG设计方法相对于其他设计方法的主要缺点:对全差分运放的非理想特性较为敏感,从而在高频端容易受到寄生零极点的影响,幅频特性会出现较大变化,甚至影响稳定性。本文提出了一种改善其影响的方法:通过流图运算法则,对元件级模拟的SFG的拓扑进行微调,达到调节寄生零极点出现的频率、改善有源电路幅频特性的目的。 5.提出了带有传输零点的高通、带通、带阻全集成滤波器的设计方法,为在片上系统实现滤波提供了新的设计手段。

关键词： MATLAB   设计   模拟滤波器  

摘要： 本文提出了用MATLAB简化设计模拟滤波器的方法,着重对巴特沃思滤波器的编程设计进行了研究,并绘制出其幅频特性曲线.

关键词： 共基极放大电路   高频特性   复频域   上限截止频率   输入阻抗   输出阻抗  

摘要： 利用复频域法分析共基极放大电路的高频特性,计算该电路在高频情况下的电压增益、输入和输出阻抗并推导出其上限截止频率的表达式。

关键词： 多模多频   单芯片   信道选择滤波器   切比雪夫滤波器   三阶交调  

摘要： 无线通信技术的快速发展,使得各种新的无线通信方式和通信协议层出不穷,人们迫切希望自己手中的无线终端能够工作在多种通信模式下,实现无限自由通信。本文通过调研大量通信协议和接收机相关文献,认真总结滤波器相关的理论,仔细对滤波器电路进行设计仿真,设计出一款能够适用于GSM,TD-SCDMA, WLAN, RFID四种通信标准的可配置信道选择波器。本文取得以下成果： 1.从经典的模拟滤波器设计理论入手,首先分对目前流行的Active-RC滤波器和Gm-C滤波器经行比较,阐述了两种结构的优缺点。并介绍了滤波器的传输函数和综合方式,以及滤波器的非理想因素对传输曲线的影响。从通信标准对滤波器各项性能要求,从GSM、TD-SCDMA、WLAN、RFID的通信标准考虑,对滤波器的截止频率,噪声,线性度指标进行推导。 2文章介绍了一款截止频率从300KHz到10MHz可调的7阶Active-RC切比雪夫低通滤波器电路。该滤波器采用5阶基于LC-Ladder的leapfrog滤波器,在后级级联一个Two-Thomas二阶滤波单元,既保证了滤波器截止频率不易受器件变化的影响,又保证滤波器良好的稳定性和可调性。为了能够在线性度和噪声指标之间折中,整个滤波器加入了预放大级。 3.由于WLAN a/b/g模式信号带宽在10MHz附近,高截止频率的滤波器对运放的GBW要求较高,本文提出的一款改进型高增益大带宽运放设计过程以及关键指标的计算。该运放没有采用传统的米勒电容补偿来引入主极点,主极点由两级运算放大器第一级输出点的寄生电容和输出电阻决定,提高了运放主极点频率位置;采用零点补偿次极点的方法在保证相位裕度的同时将运放GBW扩展到5GHz。运放在输出节点采用单位增益缓冲器作为共模电平的检测方法,避免了采用大电阻提取共模电平时由于电阻工艺偏差而引入的输出直流电平偏移。 4.文章给出了滤波器关键电路寄生提取后的仿真测试结果。本次滤波器设计采用0.13umCMOS工艺实现,测试结果验证了设计理论和设计方法的正确性,达到了系统要求。