关键词:
二值忆阻器
数字逻辑门
编码器
译码器
时序逻辑电路
摘要:
忆阻器是一种无源非线性元件,是继电阻、电容和电感之后的第四种基本电路元件,具有纳米尺寸、非易失特性、非线性特性和硬开关特性等,可以应用到混沌电路、神经网络和数字逻辑电路中。利用忆阻器与CMOS的可兼容性,将两者结合设计数字逻辑电路,可以减少电路的功耗以及复杂度。目前基于忆阻器设计的数字逻辑电路主要集中在二值逻辑电路中,相较于二值逻辑,多值逻辑电路可以在更少的输入信号的情况下,携带更多的信息量,可以提高传输信号线与集成电路的信息密度和处理信息的时间和空间利用率等。其中,三值逻辑是最简单的多值逻辑,可分为正三值(0,1,2)、负三值(0,-1,-2)和平衡三值(-1,0,1),而正三值和负三值互为对称逻辑,在电路上也有一定的相似之处。为完善三值数字逻辑电路,本文在正三值数字逻辑电路的基础上,利用二值Knowm忆阻器设计了负三值数字逻辑电路,采用电压(0V,-1.65V,-3.3V)来表示负三值(0,-1,-2),并在LTSpice上验证了各电路的有效性。本文的主要内容和创新点如下:(1)基于二值忆阻器设计了负三值数字基本逻辑门电路,并将基本逻辑门电路进行级联得到了负三值复合逻辑门电路。首先,根据真值表和二值忆阻器的特性设计出负三值“与”门、“或”门和“非”门电路。其次,根据Knowm忆阻器的Spice代码在LTSpice软件中生成Knowm忆阻器模型,利用该模型搭建负三值基本逻辑门电路。然后,将基本逻辑门电路进行级联分别得到负三值“最小值”、“最大值”电路,负三值“与非”门、“或非”门、“异或”门和“同或”门电路,仿真分析上述电路的特性,并验证了所设计的电路的有效性。(2)基于负三值数字逻辑门电路设计了负三值编码器和译码器。首先,利用负三值“非”门电路和“最大值”电路设计出负三值3线-1线编码器电路,并利用负三值“与”、“非”门以及“最小值”电路设计出负三值9线-2线编码器电路。其次,利用负三值“非”门和“与”门设计出了负三值1线-3线译码器电路,并将两个1线-3线译码器和基本逻辑门组合设计出了负三值2线-9线译码器电路。然后,利用已实现的负三值2线-9线译码器和负三值“与”门电路以及“最小值”电路设计出负三值显示译码器。最后,通过将显示译码器的输出接在七段数码管相应的管脚显示得到0~8九个数字,验证了该显示译码器的正确性。(3)基于负三值基本逻辑门和负三值1线-3线译码器设计了负三值数字时序逻辑电路。首先,利用负三值“与”门和“或非”门电路设计出一个可以存储输入信号的负三值SR锁存器电路。其次,在负三值SR锁存器电路的基础上,利用负三值基本逻辑门电路和1线-3线译码器改变输入信号,可分别得到负三值SR触发器、D触发器、JKL触发器和T触发器。