关键词:
超高频
射频识别
阅读器
收发机
频率综合器
自载波抵消
摘要:
超高频RFID技术因其识别距离远、识别速度快以及较强的抗冲突能力而被广泛用于物流和供应链管理上,它是物联网应用中实现万物互联的一项关键技术。为了降低系统应用成本,目前学术界及工业界中关于阅读器技术的研究主要集中在低功耗、全集成的阅读器芯片实现方法上,在CMOS工艺下,实现单芯片的阅读器已经成为超高频系统的发展趋势。因此,开展高性能阅读器芯片射频前端电路关键技术研究,研制低成本、低功耗的高性能阅读器芯片,具有重要科学意义和工程应用价值。论文完成了超高频阅读器协议物理层分析、系统架构分析、链路预算、指标分解、电路设计以及最后的测试验证。在阅读器中,接收机灵敏度会受到本地载波泄露以及发射机噪声泄露的影响,阅读器设计中最大的难点在于如何降低本地载波泄露对接收机性能的影响,以及尽可能优化频率综合器相位噪声。针对这两个技术难点,论文开展了以下几方面工作:由于混频器端口的本振信号和泄露载波来源于同一个频率综合器,二者之间存在一定的相关性。论文对二者相关性进行理论分析和数学推导,得出泄露载波的相位噪声被抑制的程度与其传输路径延时呈现周期性变化的结论。在此基础上,提出了一种系统级抑制载波泄露问题的方案,通过对天线馈线长度的优化设计,改变泄露载波的传输路径延时,从而实现对泄露载波的抑制。论文设计了一款自载波抵消电路,采用矢量合成技术,生成一个与泄露载波同幅,反向的信号,用以抵消泄露载波。载波抵消电路降低了接收机射频前端对线性度的要求,从而在射频前端可以采用高增益的低噪声放大器和混频器,用以完成信号解调,解决了大功率泄露载波导致射频前端饱和以及灵敏度下降的问题。阅读器芯片中频率综合器容易受到芯片制造工艺,以及外界温度变化的影响,而出现压控振荡器(Voltage Controlled Oscillator,VCO)压控电压偏离正常线性范围,导致频率综合器产生失锁。论文提出了双环路闭环补偿方案,引入一个辅助环路,采用具有极低极点的无源RC电路,采样跟踪VCO压控电压,补偿环路仅在温度发生变化时产生环路响应,抑制温漂现象,而在其它情况下不影响主环路的正常工作。受限于CMOS工艺中片上电感Q值较低的影响,传统的阅读器芯片中频率综合器VCO相位噪声性能难以提升。论文充分利用电感Q值随谐振频率变化,呈现抛物线的变化特性,提出一种新的双电感并联的VCO,提升VCO谐振腔的Q值,较大幅度改善频率综合器的相位噪声。针对频综的线性度以及调制器(Sigma-Delta modulator,DSM)噪声混叠问题,研究了各种线性化技术。并设计了一款MASH 1-1-1架构的DSM,采用对第一位累加器末位初始值置“1”的方式,消除掉输出序列的空闲音,从而取得平滑的量化噪声曲线。论文对发射机噪声进行了优化,实现了可支持SSB/DSB/PR-ASK三种调制方式的低噪声的发射机,集成了片上巴伦,减小了芯片的系统开销。以上述技术为基础,论文设计实现了一款超高频RFID阅读器收发机芯片,该芯片兼容EPC C1G2/ISO18000-6C标准及国家标准,并能够满足全球不同国家和地区的无线电管理规范的要求。芯片采用TSMC130nm MS/RF CMOS工艺实现,整个芯片面积为4.75 mm×4.75 mm,集成了射频收发机、频率综合器、数字基带处理单元、接口、电源管理模块等。测试结果显示,在920 MHz载波频率下,200 k Hz频率偏移处的相位噪声为-119 d Bc/Hz,带内噪声-48 d Bc,rms相位抖动小于1 ps。接收机在本地载波泄露功率为10 d Bm时候,取得-72 d Bm的接收灵敏度,而其工作在LBT模式下,可以取得-84 d Bm的灵敏度。论文所采用的一些设计方法及思路,并不局限于超高频RFID阅读器芯片中,也可以拓展到LTE/5G/WIFI等无线射频通信芯片设计中。