关键词:
RRAM
存储器编译器
IP
1T1R
C+
摘要:
作为CPU(Central Processing Unit)与外部器件数据传输的通道,存储器(Memory)在集成电路中占有重要的位置,为了扩大数字集成电路的应用场景与规模,迫切需要基于先进材料的新型存储器。作为存储器领域的重要组成器件,SRAM(Static RandomAccess Memory)得到了广泛的应用,但其断电后数据丢失的特点,限制了其在某些方面的应用。相较于SRAM,阻式开关随机访问存储器(Resistive Random Access Memory,RRAM)因其非易失性、高速、可集成等优点迅速赢得了研究者的关注。衡量存储器性能的指标通常有存储密度、功耗、速度等。因此,如何快速高效地完成满足性能的存储器设计就成了一个需要解决的问题。存储器的设计方案有多种,通常可利用其它公司提供的内核或者是相关工具提供的基本单元库和时序模型,在此基础上进行不同功能、不同规格的存储器设计。而采用完全定制的方法,则需要设计者从底层库文件着手,对电路进行划分,并设计相关算法与用户图形界面。此方法具有更好的灵活性,可根据需要自由选择不同的参数,使用高级语言编程,易于修改,代码执行效率高,可方便移植。本文基于RRAM电路设计与仿真,根据原始网表与版图库文件,通过设计的算法实现不同规格存储器的自动编译。从而生成网表和拼接完整的GDSII(Graphic Design System)版图文件。首先,为了完成网表的拼接,对电路进行可复用单元的划分,抽取子电路信息并进行数据格式的优化,使用逆波兰式算法实现了多位数值的处理。提高了网表拼接的效率。接着是版图的拼接,根据原始GDSII文件,构建结构体,编写相应的处理函数生成基本单元库,利用底层单元库生成高一级的库,达到复用的目的。一般的存储器编译器中对编译器原理部分论述的较多,但具体的算法论述较少。本文给出了版图布局布线中的相关算法,将SA算法应用到布局布线并对算法进行了改进,通过对算法中的模型扰动、接受概率、降温方式等优化,使得算法的运行时间降低了一半。