关键词:
BI-DAC技术
数字滤波器
数字混频
频谱混叠误差
幅频响应失真
摘要:
由于传统单片数模转换器(Digital-to-Analog Converter,DAC)受制造工艺限制,其采样率难以满足现代高速信号处理的带宽需求。为突破单片DAC带宽瓶颈,本文采用频带分解技术,将信号划分为多个频段,通过多片DAC并行处理以扩展系统输出带宽。
本文选用基于数字滤波器的频带分解方法,实现频率交织DAC技术(Bandwidth Interleaving DAC,BI-DAC)数据处理模块的搭建,确保系统总带宽不低于2 GHz,实现了低带宽DAC合成高带宽信号的目标,解决了DAC输出带宽受限问题。本文对BI-DAC数据处理模块设计包括以下几个方面:
(1)设计需求分析。建立理想BI-DAC模型,滤波器非理想特性不可避免地会影响信号合成质量,导致频带分解时的幅频响应失真,以及在DAC采样周期延拓时引入镜像分量混叠误差。针对上述问题,本文通过优化各滤波器模块参数,减少了幅频响应失真;并通过牺牲DAC的部分输出带宽作为频率保护带,来降低混叠误差。同时分析了DAC采样率、信号频带范围与频率保护带的关系,确定了系统各模块的设计指标,明确频带分解模块、频谱搬移模块和降采样模块的关键参数,进而确定了BI-DAC数据处理模块的总体方案。
(2)频带分解模块设计与实现。结合2 GHz带宽指标,利用需求分析的各个滤波器参数,设计了满足60 d B阻带抑制要求的两路频带分解滤波器,并对滤波器的衰减抑制效果和频率保护带误差抑制效果进行验证。其次,在FPGA中会面临数据吞吐量大的问题,因此采用基于迭代短卷积算法的16路并行结构,有效支持80 Gbit/s高数据吞吐量,提升系统实时性能。
(3)频谱搬移模块设计与实现。针对高数据吞吐量处理问题,设计了由16路直接数字频率合成的数控振荡器、16路并行混频模块以及并行抗镜像滤波器等。有效地解决了数据吞吐量大的问题,减小了频谱搬移过程中的混叠误差,确保了模块在高带宽信号处理中的稳定性和效率。
测试结果表明,本论文设计的BI-DAC数据处理模块可实现2 GHz总带宽的信号处理,突破了单个DAC的带宽限制,并有效解决滤波器非理想特性导致的幅频响应失真和混叠误差问题。该研究成果为国内高性能任意波形发生器及多路并行结构设计提供了重要技术参考,具有显著的推广与应用价值。